5静电放电绪论.pptVIP

静 电 放 电 北京大学微电子学系 ESD保护电路 输出端保护电路 可以采用输入端的保护电路 通常具有自保护特性 端口不直接连接到栅； 输出端往往是大面积的缓冲器，具有一定的抗ESD特性 能量钳位 主要用于功率总线的ESD保护 通常采用梳状的gCNMOS和SCR结构 串联二极管链 串联二极管链 SPICE可模拟 SPICE可模拟，但需要时序控制，浪费空间；引起寄生效应 芯片的ESD整体防护 整体防护布局非常关键，主要目的：提供不同管脚间的电流通道 采用二极管的简单ESD保护结构 * * Department of microelectronics Peking University 内容提纲 简介 ESD测试模式 静电放电(ESD) ESD失效机制 ESD保护结构 ESD器件建模、SD模拟 ESD版图设计 简 介 ESD是一种高电流，短时间的事件 电流 1A 上升时间～15ns，衰减时间～150ns IC工业界所面对的最普遍的可靠性问题之一就是ESD失效。 高达35%的IC现场失效都是由ESD导致的 估计导致的IC工业运行的年消耗达到几十亿美元 在芯片上普遍采用复杂的ESD保护结构来防止IC部件免于ESD应力导致的破坏 对ESD基础和保护的研究已有20多年。在ESD保护方面已取得了显著的进步，但许多重要的问题依然没有