计算机组成原理实6-8(2008-2009-1).docVIP

〈〈计算机组成原理〉〉实验指导书（实验6-8） 实验（六） 4位二进制计数器实验 一．实验目的 1、熟悉VHDL语言的编写。 2、验证计数器的计数功能。 二．实验原理 设计一个4位二进制计数器，在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F的数据显示。 三．实验步骤 3.1 顶层VHDL文件设计 3.1.1 创建工程和编辑设计文件 首先建立工作库，以便设计工程项目的存储。任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。 在建立了文件夹后就可以将设计文件通过QuartusII的文本编辑器编辑并存盘，详细步骤如下： 新建一个文件夹。利用资源管理器，新建一个文件夹,如：e : \cnt4 。注意，文件夹名不能用中文。 2、输入源程序。打开QuartusII，选择菜单“File”(“New”，在New窗中的“Device Design Files”中选择编译文件的语言类型，这里选“VHDL Files”（如图3-1所示）。然后在VHDL文本编译窗中键入如图3-2所示的VHDL程序。 图3-1 选择编辑文件的语言类型 图3-2编辑输入设计文件（顶层设计文件SINGT.VHD）