EDA技术与VHDL教程.doc

  1. 1、本文档共35页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
成都理工大学工程技术学院教案编写规范 (试 行) 教务处〔2009〕 1 号 各系(部): 教案是教师实施教学的基本依据,是保证课程教学质量的基本前提促进不断改进教学,创新教学方法,~2009学年第二学期开始,使用规范的教案格式编写教案。 一、教案的内涵 教案是基于知识点对一次授课或一节授课的教学过程的设想与计划,是授课教师教学思想、教学方法及教学组织能力的重要体现。 教案不同于讲义(讲稿)。讲义所承载的是知识信息,涉及的是知识性项目,其思路形成受教学过程的知识逻辑支配,要求尽可能详细、全面,篇幅较长多媒体课件把计算机综合处理文本、图形、声音、图像、动画、视频等多种媒体信息能力的技术应用于教学上,改变信息的包装形式,在计算机上利用媒体开发工具把图、文、声、像集成在一起,做成教学软件,以提高教学内容的表现力和感染力。 2.教案主要是按讲授的教学内容和课时进行编制可以一个教学单元或一次课(2学时)编制一个教案针对不同的专业和不同层次的学生教案要有所区别专业不同则授课内容和侧重点也应有所区别要根据专业特点适当调整教学内容及重点编写教案原则上教师个人完成“多人一课”的课程,学校提倡主讲教师在编写教案中进行教学研讨。教案的表现形式可以不拘一格不同教案的表现形式可有自己的特色 成都理工大学工程技术学院 EDA技术与VHDL 课程教案 教师姓名 朱晋 所在系部 电子信息工程系 授课专业 2008级电子信息科学与技术 课程代码 总 学 时 64 学分 4 教材名称 EDA技术与VHDL 2011年3月5 日 [首页] 课程名称 硬件描述语言 授课专业 应电 年级 2007 课程编号 课程类型 必修课 公共基础课( );专业基础课( );专业课(√) 选修课 专业选修课( );公共选修课( ) 教学目标 使学生通过对VHDL语言及EDA技术的学习和训练,获得现代硬件数字电路的软件化设计方法,了解并初步掌握当代国际数字技术设计领域的最新技术;激发并调动学生创造性思维能力,为学生在数字技术领域的进一步深入探索和进行创新奠定基础地介绍了一种在专用集成电路设计领域具有广泛应用前景的硬件描述语言——VHDL语言。利用VHDL语言设计数字逻辑电路和数字系统的新方法,是电子电路设计方法的一次革命性的变化,也是21世纪的电于工程师所必须掌握的专门知识。?《VHDL电路设计》 课后自我总结分析: 周 次 理论4 编写时间 章节名称 3.2时序电路描述 3.3全加器的VHDL描述 3.4 计数器的设计 教学目的与要求:通过三个章节的讲述,要求学生掌握时序逻辑电路的VHDL描述方法,并且能够自己用VHDL语言完成时序逻辑电路的设计。 教学重点和难点:重点是时序逻辑电路的描述方法;难点是VHDL完成时序逻辑电路设计。 教学组织(含课堂教学内容、教学方法、 辅助手段、师生互动、时间分配、板书设计等): 与其它硬件描述语言相比,在是学电路的描述上,VHDL语言有许多独特之处,最明显的就是VHDL语言主要通过对时序器件功能和逻辑行为的描述,而非结构上的描述。这使得计算机综合出符合要求的时序电路,从而充分体现了VHDL电路系统行为描述的强大功能。本次课程从最简单的基本是学逻辑单元D触发器为例,引出整个时序逻辑电路设计的描述规则、描述方法、并且借助于全加器的描述而逐一讲述出两种典型的语句,最后以计数器为例,通过对计数器的设计让学生对时序逻辑电路的VHDL描述有了一个更深刻的认识、 在时间分配上,前面30分钟主要是用例题引出讲述内容并且讲述VHDL设计时序电路的描述规则、描述方法;中间40分钟讲述计数器设计并讲述相关的语法使用,并用大量的举例和课堂练习让学生深刻掌握;后面的20分钟讲述计数器的设计和相关语法内容。 用多媒体PPT板书列写重点和要点以及基本语句结构,用手写板书书写例题和程序部分语句的使用。 作业及课外训练:主要以课堂作业为主,抽取学生现场使用语句编程。 参考资料(含参考书、文献等):?《VHDL电路设计》 课后自我总结分析: 周 次 理论5 编写时间 章节名称 3.6 数据对象3.7 if语句概述 3.8进程语句归纳 3.9并行赋值语句概述 3.10 双向和三态电路信号赋值 3.11 仿真延时 教学目的与要求:通过这几章节的讲述,要求学生

文档评论(0)

taotao0c + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档