第章VerilogHDL演示文稿.pptVIP

第四章 Verilog 语法基本概念 4.1 引言 一、什么是Verilog HDL 二、Verilog HDL的发展历史 三、不同层次的Verilog HDL抽象 四、Verilog HDL的特点 4.1 引言 一、什么是Verilog HDL Verilog HDL是一种用于数字逻辑电路设计的硬件描述语言（Hradware Description Language )，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。 用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。 Verilog HDL 既是一种行为描述语言也是一种结构描述语言。 既可以用电路的功能描述，也可以用元器件及其之间的连接来建立Verilog HDL模型。 4.1 引言 二、Verilog HDL的发展历史 1983年，由GDA（GateWay Design Automation）公司的Phil Moorby首创； 1989年，Cadence公司收购了GDA公司； 1990年， Cadence公司公开发表Verilog HDL； 1995年，IEEE制定并公开发表Verilog HDL1364-1995标准； 1999年，模拟和数字电路都适用的Verilog标准公开发表 4.1 引言 三、不同层次的Verilog HDL抽象 Verilog HDL模型可以是实际