2015通信 .docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2015通信

深 圳 大 学 实 验 报 告 课程名称: 通信原理 实验项目名称: 通信原理多种信号的产生 学院: 信息工程 专业: 通信工程 指导教师: 报告人: 张文仰 学号:2008130295 班级: 2 实验时间: 实验报告提交时间: 教务处制 实验1-1 模拟信号源实验 实验目的与要求: 实验目的: 1.了解本模块中函数信号产生芯片的技术参数; 2.了解本模块在后续实验系统中的作用; 3.熟悉本模块产生的几种模拟信号的波形和参数调节方法。 实验仪器: 1.时钟与基带数据发生模块,位号:G 2.频率计1台 3.20M双踪示波器1台 4.小电话单机1部 实验步骤: 非同步函数信号 它由集成函数发生器XR2206和一些外围电路组成,XR2206芯片的技术资料可到网上搜索得到。函数信号类型由三档开关K01选择,类型分别为三角波、正弦波、方波等;峰峰值幅度范围0~10V,可由W03调节;频率范围约500HZ~5KHZ,可由W02调节;直流电平可由W01调节(一般左旋到底)。非同步函数信号源结构示意图,见图1-1。 图1-1 非同步函数信号源结构示意图 同步正弦波信号 同步信号源结构示意图,见图1-3。 2KHz方波信号经低通滤波器滤出基波产生,2KHZ正弦波在P04可输出。可作为PAM、PCM、ADPCM、CVSD(M)等模块的音频信号源,其编码数据可在普通模拟示波器上形成稳定的波形,便于实验者观测。 18W01用来改变输出同步正弦波的幅度。同步信号源结构示意图,见图1-3。 图1-3 同步函数信号源结构示意图 3. 模拟电话输入电路 本模块提供了两路用户电话接口,图1-5是其电路结构示意图。J02A/ J02B是电话机的水晶头接口,U01是PBL38614专用电话集成电路。它的工作原理是: 当对电话机的送话器讲话时,该话音信号从PBL38614的TR对应的引脚输入,经U01内部二四线转换处理后从T端输出。T端的模拟电话输出信号经P05/ P07铜铆孔送出,可作为语音信号输出用。 当接收对方的话音时,送入U01芯片R端的输入信号可由P06/P08铜铆孔送入。此时,在电话听筒中即可听到送入信号的声音。 图1-5 用户电话结构示意图 数据处理分析: 非同步函数信号: 实验1-2 CPLD可编程逻辑器件实验 一、实验目的 1.了解ALTERA公司的CPLD可编程器件EPM240; 2.了解本模块在实验系统中的作用及使用方法; 3.掌握本模块中数字信号的产生方法。 二、实验仪器 1.时钟与基带数据发生模块,位号:G 2.20M双踪示波器1台 3.频率计1台 三、实验原理 CPLD可编程模块(芯片位号:4U01)用来产生实验系统所需要的各种时钟信号和数字信号。如下图2-1所示: 图2-1 CPLD可编程模块电路原理图 它由CPLD可编程器件ALTERA公司的EPM240、下载接口电路(4J03)和一块晶振(JZ01)组成。晶振用来产生16.384MHz系统内的主时钟,送给CPLD芯片生成各种时钟和数字信号。本实验要求实验者了解这些信号的产生方法、工作原理以及测量方法,理论联系实践,提高实际操作能力。 m序列是最被广泛采用伪随机序列之一,除此之外,还用到其它伪随机码,如Gold序列等,本模块采用m序列码作为系统的数字基带信号源使用,在示波器上可形成稳定的波形,方便学生观测分析。下面介绍的m序列原理示意图和仿真波形图都是在MAX+PLUS II软件环境下完成。其中,RD输入低电平脉冲,防止伪随机码发生器出现连0死锁,其对应仿真波形的低电平脉冲。CLK为时钟脉冲输入端。OUT为m序列伪随机码输出。 下图2-1、图2-2为三级m序列发生器原理图和其仿真波形图。在

文档评论(0)

chenjian7107 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档