总结集成触发器74LS160异步清零、同步预置数、CP触.pptVIP

为了得到任意进制的计数器，一个简便可行的方法是利用已有进制计数器（十、十六、七、十二、十四进制等）经不同连接方式得到不同进制的计数器。 通常利用计数器的清零端或置数控制端让电路跳过某些状态而获得M进制计数器。 如：十进制计数器→六进制计数器 （一）MN时 设计思想: N进制计数器 ①用清零端 RD=0 同步清零 当计数到0101时产生清零信号,到CP 到来时Q3Q2Q1Q0=0000,所以可用 ②用同步预置数控制端 LD 同步置数成0000 同样可用 ,D3D2D1D0=0000实现 例2： 利用74LS163构成余3码十进制加法计数器。 分析：74LS163为同步清零，同步并行置数，同步16进制加法计数器 LD=Q3Q2 , D3D2D1D0=0011 Ep=ET=1 , RD=1 由于异步输入端信号到来时，计数器马上清零或置数，所以必须用第M个状态产生异步控制信号 例2:利用74LS192产生六进制加法计数器 (二)MN时 设计思想 : 先将多片集成计数器组合起来 , 再构成M进制计数器. ?首先介绍大容量计数器连接方式 例1: 用两片同步十进制加法计数器接成100 进制加法计数器. 串行进位方式 CP1=CP CP2=C 为确保它能正常工作，必须首先通过串行输入端或并行输入端将电路置成有效循环中的某个状态，然后再开始计数 从状态循环图中可看到由于电路在每次状态转换时只有一位触发器改变状态，因而在将电路状态译码时不会产生竞争－冒险现象。 顺序脉冲发生器是用来产生一组时间上有一定先后顺序的脉冲信号的电路。 顺序脉冲发生器可以直接用环形计数器构成,环形计数器的输出即是一系列顺序脉冲，缺点是不经济n个顺序脉冲需要用n个触发器。 通常用计数器和译码器组合成顺序脉冲发生器，但要注意译码器必须按计数器的状态输出顺序译码。 方法一： 选通法 利用集成电路设有的控制端作为选通脉冲的输入端 5.3.4 序列信号发生器 在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，通常把这种串行数字信号叫做序列信号。产生序列信号的电路称为序列信号发生器。 构成方法1：用计数器和数据选择器组成。 如： 要产生n位的序列信号则用： n进制计数器+数据选择器 　若需产生一个６位的序列，如：000111，则把计数器做成６进制计数器，序列从D0~D5送入即可。 方法二：采用带反馈逻辑电路的移位寄存器 设序列信号位数为m，移位寄存器位数为n，则应取2n≥m. 如：序列信则可用3位移位寄存器加上反馈逻辑电路构成。 5.4.1　同步时序逻辑电路设计方法 用SSI设计：所用触发器和门电路数目最少，输入端数也最少。 用MSI设计：使用的集成电路数目最少，种类最少，连线也最少。 二.合并等价状态，得最简状态转换图 　等价状态：若两电路状态在相同输入下有相同输出，且转换到同样一个次态，则称这两个状态为等价状态。　　　 　等价状态可以合并！ 例1：设计一个带有进位输出端的同步五进制加法计数器 解：（一）逻辑抽象 分析：计数器工作特点：在时钟信号操作下自动依次从一个状态转为下一个状态，因此是属于 Moore 型同步时序电路。 进位信号C：有进位时为1，否则为0。 五个有效状态：S0 ～ S4 没有等价状态，不能再化简。 二、确定触发器数目，进行状态编码 5个状态M=5 应取触发器位数 n=3 选状态编码：000,001,010,011,100 状态分配： S0=000,S1=001,S2=010,S3=011,S4=100 状态图：　　000→001→010→011→100 例2：设计一个带有进位输出端的同步十三进制加法计数器 解：（一）逻辑抽象 分析：计数器工作特点：在时钟信号操作下自动依次从一个状态转为下一个状态，因此是属于 Moore 型同步时序电路。 进位信号C：有进位时为1，否则为0。 十三个有效状态：S0 ～ S12 没有等价状态，不能再化简。 二、确定触发器数目，进行状态编码 13个状态M=13 应取触发器位数 n=4 选状态编码：0000 ～ 1100 分配： S0=0000,S1=0001, ……,S12=1100 状态图： 　　0000→0001→00