Architecture FPGA结构.doc

Architecture of FPGA Embedded Multiprocessor Programmable Controller 嵌入式多处理器可编程控制器的FPGA的结构 摘要—本文介绍了在现场可编程门阵列处理器的可编程控制器的设计与实现（FPGA）。建议的解决方案的新颖之处在于它结合了FPGA在实现控制算法，即域迄今使用的两种方法，基于程序的硬件编码，和多个处理器在一个单一的FPGA芯片的应用。该控制器是根据IEC 61131-3编程和运行控制任务并行。性能测试的原型表明，它是能够执行控制程序显着速度比工业可编程逻辑控制器。 关键字—FPGA，工业控制，可编程逻辑器件 因为在坚固性和采用IEC 61131-3语言编程等广泛领域的运用，可编程逻辑控制器（PLC）是工业自动化的基础。一段时间以来，由于结构的灵活性和FPGA的芯片速度，PLC算法的FPGA实现已经成为一个重要的研究领域。专用控制器[ 4 ]或特定的图像处理过滤器就是这种方法的例子。由于PLC的性能标准并不总是满足高度敏感的系统要求，由FPGA所提供程序的并行执行创造了显著的潜力。 在FPGA领域中，控制算法实现各种技术涉及的论文可以分为两类。第一个是一个程序的正式描述转换为一个HDL的编码。例如，在[7]中所示是PLC指令转换到高速集成电路HDL，在[8]和[9]所示是梯形图的转换（LDS）。在[10]中所示的是基于Petri网矩阵模型的敏感逻辑器件的实现。硬件编码程序的快速执行是第一种方法的基本优点。然而，控制概念的变化需要利用三个软件工具，即使用PLC程序编辑器，转换为HDL综合器，和FPGA综合器。 第二方法假定完整的可编程控制器，或者至少它的重要组成部分是在FPGA中实现。这种基于FPGA的 PLC原型可以通过一个单一的工具编程，不需转换成HDL。这在[11]中所示的是通用FPGA的微型PLC执行梯形图。一些解决方案包括主处理器与协处理器，例如，在[12]中所示的是专门为PLC而设计的精简指令集计算机（RISC）处理器，和加速位操作的布尔处理器。[13]所示的是测试2个基于FPGA的中央处理器单元的硬件-软件平台，即一个比特和字节（字）的操作。 控制设备制造商也开始对FPGA技术感兴趣。西门子开发的基于FPGA的FM 352-5布尔处理器模块就是这样的一个例子。该模块提高逻辑运算的速度，并可以作为一个较大系统的部分组成或作为一个独立的控制器运行。它是利用西门子STEP-7 LD或功能块图（FBD）语言和执行程序并行指令编写的。关于FPGA更强大的可编程自动化控制器是由国家仪器公司（NI）提供。CompactRIO平台[ 15 ]包括一个用户可编程的FPGA底盘，带有浮点（FP）处理器的嵌入式控制器与和输入/输出（I/O）模块。CompactRIO程序采用LabVIEW图形化编程工具（NI）。西门子和NI的解决方案接近第一个方法，即在FPGA内PLC程序实现。程序使用一个集成的软件开发，隐式调用FPGA的HDL综合工具。 制造商对多处理器系统的FPGA实现也有更多的兴趣[16]。例如，[17]所示的是一个对称的多线程并行执行的多处理器系统的设计。另一种系统实现了宽带码分多址算法，用于软件定义无线电[ 18 ]。多个非常长的指令字处理器加速了氧饱和度图的计算[ 19 ]。 在本文中，我们提出了一个由相同CPU在一个单一的FPGA芯片中，用IEC 61131-3语言编程的多处理器控制器。因此，这种方法与上述FPGA 实现PLC第二种方法一致，但通过使用多个CPU，控制程序可分为并行执行的任务，因此速度更快。此外，该控制器集成了根据第一种方法开发的硬件功能模块（HFBs），即在HDL中直接配置，提高速度的模块。一个HFB可能代表连续控制器，过滤器，因此，该解决方案结合了现有的两个方法，即基于程序和硬件编码。这一思想的初步实现在[20]中所示，此处设计了带有一个单处理器的FPGA控制器。在[ 21 ]所示的是使用多处理器执行多个控制任务的思想。然而，在提出一个初步的架构之后，本文着重解决方案的软件方面。 在这里，我们提出了下面新颖方面进一步发展的结果：对于并行执行增强多处理器架构和IEC 61131-3任务同步、HFBs扩展架构，和自定义的FP单元（FPU）。新的硬件，包括改进的访问全局内存，宽32位全局内存总线，对于快速任务同步的直接访问寄存器（DARs），和针对处理器瞬间触发或其他处理器或外部输入的配置寄存器（CRs）。性能改进是通过一系列试验证明，与一些商业用途的PLC比较。本文也描述了一个完整的基于FPGA 原型PLC的多处理器控制器。 这里介绍的FPGA控制器是由控制程序开发者（cpdev）工程工具开发的，以前开发