基于VHDL的自动打铃设计_毕业设计.docVIP

基于VHDL的自动打铃设计 目录 摘要 (1) Abstract (2) 绪论 (3) 第1章 基本概念简介 (4) 1.1 VHDL简介 (4) 1.2 FPGA/CPLD简介 (4) 1.3 Quartus II的简介 (5) 第2章 设计整体概述 (6) 2.1 设计方案 (6) 2.2 设计原理图 (6) 2.3 设计流程图 (7) 第3章 各模块设计分析 (8) 3.1 计数器模块 (8) 3.1.1 秒和分计数器模块 (8) 3.1.2 时计数器模块 (10) 3.2 计时校时模块 (12) 3.3 打铃功能模块 (13) 3.4 顶层设计及原理图 (16) 第4章 引脚设定与下载验证 (19) 4.1 引脚设定 (19) 4.2 下载验证 (21) 总结 (22) 参考文献 (23) 致谢 (24) 附录 芯片引脚对照表 (25)  摘要 随着EDA 技术的发展和应用领域的扩大与深入，EDA 技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA 技术就是以计算机为工具，设计者在EDA软件平台上，对以硬件描述语言HDL（Hardware Description language)为系统逻辑描述手段完成的设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片