Verilog_HDL中阻塞賦值与非阻塞赋值的区别与应用.docVIP

PAGE PAGE 3 Verilog HDL中阻塞赋值与非阻塞赋值的区别与应用 张文波 摘要：Verilog HDL语言是世界上应用最广泛的硬件描述语言之一。在Verilog HDL语言中最容易混淆的概念之一就是阻塞赋值与非阻塞赋值，甚至一些非常有经验的Verilog HDL设计师也不能完全理解为什么和什么时候使用阻塞赋值和非阻塞赋值。本文详细阐述了阻塞赋值与非阻塞赋值的概念和区别，通过仿真和举例进一步解释了阻塞赋值与非阻塞赋值在工程中的典型应用和技巧。本文中的所有程序代码，在ISE10.1应用软件中均测试通过，可以直接引用。 关键词： 阻塞赋值；非阻塞赋值；仿真 中图分类号：TP368 文献标识码： The Difference and Application of Blocking assignment and Nonblocking assignment in Verilog HDL ZHANG Wen-bo (China Airboren Missile Academy, Henan Luoyang 471000, China) ABSTRACT：In the world,one of the most extensive hardware description language is Verilog HDL.One of the most misunderstood constructs in the Verilog language is the blocking assignment and nonblocking assignment,even very experienced Verilog designers do not understand when and why blocking assignment and nonblocking assignment should be used.This paper details the difference and the constructs of the blocking assignment and nonblocking assignment,and makes a further explanation about the typical application and skills whit the simulation and examples.In this paper,all of the code were validated by ISE10.1. KEYWORDS：blocking assignment; nonblocking assignment; simulation 1 引言 Verilog HDL语言是目前世界上最流行的硬件描述语言之一，被广泛的应用于基于可编程逻辑器件的项目开发。在Verilog HDL语言中，信号有两种赋值方式：阻塞赋值方式和非阻塞赋值方式。 2 功能定义 赋值语句的功能是用赋值语句右端的表达式所定义的逻辑来驱动该赋值语句左端表达式的变量。 2.1 阻塞赋值语句 阻塞赋值用符号“=”表示。阻塞赋值表示在当前的赋值完成前阻塞其他的赋值任务。即在赋值时，先计算“=”右边的值，此时赋值语句不允许任何别的赋值任务的干扰，直到现行的赋值完成时，才允许别的赋值语句的执行。也就是说，在同一个块语句中，其后面的赋值语句是在前一句赋值语句结束后再开始赋值的。 比如下面的程序： initial begin a=0; //阻塞赋值语句S1 a=1; //阻塞赋值语句S2 end 中包含了两条阻塞赋值语句S1和S2，我们假设initial块是在仿真时刻0得到执行的。由于S1和S2都是阻塞赋值语句，所以在执行S1时，S2被“阻塞”而不能得到执行；只有在S1执行完毕，a被赋值为0之后，S2才开始执行。而S2的执行将使变量a重新被赋值为1。 2.2非阻塞赋值语句 非阻塞赋值用符号“＜＝”表示。非阻塞赋值表示在当前的赋值未完成前不阻塞其他的赋值任务。即在赋值操作开始时计算“＜＝”右边的表达式，在赋值操作结束时更新“＜＝”左边的变量，并且在赋值操作的过程中，允许其他赋值语句同时执行。也就是说，在同一个块语句中，其后面的赋值语句是在前一句非阻塞赋值语句开始时，同时开始赋值的，并且是在块语句结束时，同时更新左边的变量后一起结束的。 比如下面的程序： initial begin A=1; //非阻塞赋值语句S3 B=1; //非阻塞赋值语句S4 end 中包含了两条非阻塞赋值语句S3和S4，我们假设initial块是在仿真时刻0得到执行的。语句S3首先得到执行，但是对被赋值对象A的赋值操作