vhdl數字钟的设计.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
vhdl數字钟的设计

毕 业 设 计(论 文) 题 目 基于VHDL数字钟的设计 姓 名 袁腾 学 号 0511121234 所在学院 理学院 专业班级 电子信息科学与技术 指导教师 杨小玲 日 期 2009年 5 月 31 日 目录 摘 要 4 Abstract 5 第一章 电子设计自动化(EDA)发展概述 6 1.1什么是电子设计自动化(EDA) 6 1.2 EDA的发展历史 6 第二章VHDL简介 8 2.1 硬件描述语言VHDL 8 2.2 VHDL的组成 8 2.3 程序包(Package) 8 2.4 库(Library) 9 2.5 VHDL运算符 9 2.6 VHDL数据对象 9 2.7 VHDL常用语句 10 2.8 元件声明及元件例化 10 2.9 配置(Configuration) 11 2.10子程序 11 2.11 其他:属性、时钟的表示 11 2.12 CPLD设计流程 12 2.12.1设计输入(原理图/HDL文本编辑) 12 2.12.2 综合 12 2.12.3 适配 13 2.12.4 时序仿真与功能仿真 13 2.12.5 编程下载 13 2.12.6 硬件测试 13 第三章 Max+plusII介绍 14 3.1 Max+plusII的功能 14 3.2系统要求 14 3.3 Max+plusII的设计过程 14 第四章 电子数字钟的设计方案 16 4.1传统方法 16 4.2现代方法 17 4.3 数字钟的设计方法 19 4.4??各模块设计 21 4.4.1 秒计时器(second1) 21 4.4.2?分计时器(minute1) 21 4.4.3?时计时器(hour1) 22 4.4.4 星期计时器(day1) 22 4.4.5 报时模块(alarm1) 23 4.5??系统设计 23 第五章 总结与展望 26 5.1 总结 26 5.2 展望 26 参考文献 27 摘 要EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括时分秒计数和模块。并且使用MAX+PLUS II软件进行电路波形仿真,下载到EDA实验箱进行验证。 MAX+PLUS II Abstract The EDA technology designs that the field is more and more universal in electron system, capital the digital clock designing that the language making use of VHDL mainly designs a electron on EDA platform, its timing period is 24 hours, function and alarm clock function demonstrating full graduation when being to have school besides at 23:59:59. General procedure is accomplished because every several is unlike functional element module procedure montage , the module and weight purchase the time module among them including that minute and second and the week count now and then. And use the MAX + PLUS II software to carry out circuit wave form simulating, time be loaded with carries out verification to EDA experiment box. Key words: Digital Clock VHDL MAX+PLUS II ? 第一章 电子设计自动化

文档评论(0)

s4as2gs2cI + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档