示波器功能擴展电路的设计与实现.docVIP

电子电路综合设计 实验报告 示波器功能扩展电路的设计与实现 示波器功能扩展电路的设计与实现 摘要： 本实验旨在对普通示波器进行功能扩展，实验电路通过时钟产生电路NE555、地址产生电路74LS169、多路模拟开关CD4052、运算放大器LF353（对信号进行放大调整和线性叠加）的使用，将一个普通的双踪示波器改装为多踪示波器，能够实现用示波器一路探头输入稳定显示四路被测信号波形，并且四路被测信号的波形大小可以分别调整。 关键词： 时钟电路、地址产生电路、多路模拟开关、多路示波器 设计任务要求： 1、实验目的： 1） 深入掌握运算放大器组成加法器的应用 2） 掌握 555 定时器用作多谐振荡器的方法 3） 学习模拟多路选择器的工作原理和使用方法 4） 重温巩固示波器原理和使用方法 5） 提高独立设计电路和验证实验的能力 2、基本要求 设计一个将普通双踪示波器改装成为多踪示波器的电路，包括多踪示波器的时钟电路、位移电路、衰减和放大电路。能够实现用示波器一路探头输入稳定显示四路被测信号波形。输入信号幅度为0~10V，频率不低于500Hz,系统电源DC±5V。 3、提高要求 四路被测信号波形的大小可以分别调整 四、设计思路、总体结构框图： 阶梯波产生电路 阶梯波产生电路 加法器电路 输出 加法器电路 放大调整电路 放大调整电路 地址产生电路时钟产生电路 地址产生电路 时钟产生电路 多路模拟开关 多路模拟开关 多路 多路 被测信号 五、 分块电路和总体电路的设计： 5．1时钟产生电路： 利用NE555构成多谐振荡器，产生20K到200KHz的方波，其高低相间的电平可作为后续地址产生电路的控制信号。 电路组成： 用555定时器构成的多谐振荡器电路如上图所示：图中电容C、电阻R1和R2作为振荡器的定时元件，决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端（2脚）和阀值输入端（6脚）与电容相连；集电极开路输出端（7脚）接R1、R2相连处，用以控制电容C的充、放电；外界控制输入端（5脚）通过0.01uF电容接地。 2） 工作原理： 多谐振荡器的工作波形如图上图所示： 电路接通电源的瞬间，由于电容C来不及充电，Vc=0 V，所以555定时器状态为1，输出Vo为高电平。同时，集电极输出端（7脚）对地断开，电源Vcc对电容C充电，电路进入暂稳态，此后，电路周而复始地产生周期性的输出脉冲。多谐振荡器两个暂稳态的维持时间取决于RC充、放电回路的参数。暂稳态的维持时间，即输出Vo的正向脉冲宽度；暂稳态Ⅱ的维持时间，即输出Vo的负向脉冲宽度。　　因此，振荡周期，振荡频率。正向脉冲宽度T1与振荡周期T之比称矩形波的占空比D，由上述条件可得，若使，则D≈1/2，即输出信号的正负向脉冲宽度相等的矩形波（方波）。 本次实验要求多谐振荡器产生20K到200KHz的方波作为74LS169计数器的时钟信号，取C=1000pF=1×10-9F，R2为总阻值为10K 5．2地址产生电路： 1） 电路组成： 74LS169是模16的同步二进制计数器，可以通过4位二进制输出来计时钟沿的个数，本设计中利用其2位输出QA、Q 2） 工作原理： 对照第一节中的功能表，本实验中169计数器的和计数控制端（低电平有效）和U/加/减计数方式控制端均接地，采取减计数方式进行计数。P0、P1、P2、P3四个并行输入端均接地。CLK时钟信号输入端（上升沿有效）输入555定时器产生的时钟信号， 由时序图知169计数器会计数时钟信号上升沿的个数，则QA输出555时基信号的二分频信号，QB输出四分频信号。 5.3阶梯波产生电路/信号输入电路 1） 电路组成： CD4052为双回路模拟开关，一路作为直流通道，另一路为信号通道，两路信号通过衰减器后在示波器上显示4路不同的波形。 工作原理： 0 1 数据输出 X/Y 2 3 模拟开关CD4052的X0、X1、X2、X3为X通道输入端OUT（X）端为X通道输出端，Y0、Y1、Y2、Y3端为Y通道输入端，OUT（Y）端为Y通道输出端，为使能端，低电平有效，故在本电路中接地。由于4路输入信号为交流信号，故使用双电源供电，除保证交流信号正常传输外，同时也扩大了信号输出的动态范围。直流通道是由2KΩ、1KΩ、1KΩ、1KΩ电阻组成的分压网络，分别取出3V、2V、1V、0V的直流电压作为所要显示信号波形的直流分量，使其在示波器不同的位置显示出来。信号通道的输入接被显示的信号,通过169计数器产生的地址信号QA、QB对两路信号同步的进行选通。A、B为地址控制端，由第一节中CD4052的真值表可知BA=00时X0、Y0选通，BA=01时