数字电路及系统r设计ch5.pptVIP

5.3.2 边沿触发器: 只在跳变的瞬间将信号送入Q CP J K Q 边沿触发 特性方程: CP 1. 边沿JK触发器: 2.维持阻塞型D触发器 CP CP D Q维阻 3.T′触发器(计数器): “翻转” CP Q 二分频 J=K=“1” 特性方程: 5.4触发器的逻辑符号及时序图 1.触发器的逻辑符号 2.时序图 CP A B C Q1 Q2 例：单脉冲产生电路 将脉冲宽度（高 电平1的时间）大 于时钟周期的输 入M信号转换成 脉冲宽度恒定为 一个CP周期的输 出信号Y。 触发器的应用: 5.5 触发器的时间参数 触发器是由逻辑门构成的，由于逻辑门传输延迟时间的影响，触发器输出对输入的响应也存在时间的延迟。为了保证触发器能正确地变化到预定的状态，激励信号和触发时钟都有一定时间参数的限制 。 一、基本触发器的平均延迟时间 tPd 基本触发器的平均延迟时间是指激励输入信号有效到输出状态稳定所需要的时间 二、边沿触发器的激励建立时间tset和保持时间th 触发器的建立时间和保持时间是指激励信号和时钟触发脉冲的时间关系 触发器的激励信号在时钟脉冲有效沿前后必须稳定tset+th时间 三、触发器时钟触发信号的最高频率 定义时钟触发脉冲的高电平最小时间为t1min，低电平最小时间为t 0min。那么，时钟触发信号的最小周期为：T min =t1min+ t0min ，最高频率为： 数字电子技术 第五章 触发器 触发器： 具有记忆一位二进制代码的电路。 特点： 1、有两个稳定状态“0”态和“1”态；即双稳态电路 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能 保存下来，即具有记忆功能。 RS JK D T T′ 两互补输出端 5. 1基本 R－S 触发器 (与非门,或非门) 两输入端 正常情况下， 两输出端的状态 保持相反。通常 以Q端的逻辑电 平表示触发器的 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。 置“1” 置“0” “保持” 触发器输出与输入的逻辑关系 1 0 0 1 设触发器原态为“1”态。 翻转为“0”态 (1) SD=1，RD = 0 1 0 1 0 设原态为“0”态 1 0 0 1 1 1 0 触发器保持“0”态不变 复位 0 结论: 不论 触发器原来 为何种状态， 当 SD=1， RD=0时， 将使触发器 置“0”或称 为复位。 0 1 设原态为“0”态 0 1 1 1 0 0 翻转为“1”态 (2) SD=0，RD = 1 设原态为“1”态 0 1 1 0 0 0 1 触发器保持“1”态不变 置位 1 结论: 不论 触发器原来 为何种状态， 当 SD=0， RD=1时， 将使触发器 置“1”或称 为置位。 1 1 设原态为“0”态 0 1 0 0 1 1 保持为“0”态 (3) SD=1，RD = 1 设原态为“1”态 1 1 1 0 0 0 1 触发器保持“1”态不变 1 当 SD=1， RD=1时， 触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。 1 1 0 0 1 1 1 1 1 1 1 0 若G1先翻转，则触发器为“0”态 “1”态 (4) SD=0，RD = 0 当信号SD= RD = 0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。 0 若先翻转 基本与非 R－S 触发器状态表 逻辑符号 RD(Reset Direct)-直接置“0”端(复位端) SD(Set Direct)-直接置“1”端(置位端) Q Q SD RD SD RD Q 1 0 0 置0 0 1 1 置1 1 1 不变 保持 0 0 同时变 1后不确定(禁止) 功能 低电平有效 功能表 0 0 Qn Qn+1 功 能 同时变1后不确定(禁止) 0 1 01 1 置1 1 0 01 0 置0 1 1 01 不变 保持 00 1 0 01 11 10 　 × １ １ × ０ ０ ０ １ 特性方程： 次态Qn+1与现态Qn,输入RD,SD之间的逻辑关系表达式