清华大学VLSI8.pptVIP

* * 1.面向规则的ROM集成电路版图设计语言编译。 2.面向随机的组合逻辑PLA、PLD方法。 3.面向总线结构的栅陈列（gate matrix）方法。 * * 两个表示芯片费用及电性能的公式： 每个芯片的总费用： N：总产量 Cp：每个圆片的制造费用 CD：设计及制版费 n：圆片上芯片数 y：圆片成品率 * * 用芯片的最大延迟表示芯片的电性能: Tpd：电路器件本身的延迟 VL：最大电压 CW：连线电容 IP：尖峰电流 Cg：扇出电容 * * 从设计规模考虑： 设计成本、效率、质量、是相互制约的。如果设计一个高质量的版图，需要付出较高的成本，同时使设计效率下降。反之，如果要求低成本和较高效率，那么往往要在设计质量上作出某些让步。 * * * * 图中给出设计成本与集成度的关系。当规模较小时，人工设计质量高，但成本并不高。但当规模大时，人工设计成本迅速增加而显示出自动设计的优越性。而半动设计在a0、a1区显示出其低成本的优越性。 * * 从设计产品的产量考虑： 芯片生产中平均每个管子的成本C可用下式表示： 当产量很低时，第一项设计成本起主要作用，当产量很高时，单个芯片生产成本起主要作用。 * * §4系统封装 半导体器件复杂性和密度的急剧增加推动了更加先进的VLSI封装和互连方式的开发。目前，印刷电路板（printed Circuit Board-PCB）和多芯片模块（Multi-Chip Modules-MCM）是两种主要的系统封装技术。 * * PCB和MCM上的集成电路芯片的布局和它们之间的互连几乎与芯片上各种模块的布局和互连相同。因此VLSI设计和封装中的很多问题，如划分、布局、布线都十分类似。 * * 一、印刷电路板 印刷电路板是一个多层布线层的“三明治”。目前，集成电路的封装方法有三种：双引直插式，引腿阵列式（PGA）和表面封装（SMD）。多层布线及SMD的引进使布线更加复杂。 * * 二、多芯片模块（MCM） 多芯片模块是介于单芯片封装和PCB之间的一种封装技术。其中一种简单的多芯片模块技术将芯片直接安装在硅圆片上，然后就在硅圆片上制作金属连线以完成芯片之间的互连。它可以克服由于电路复杂性和规模大而单个芯片容纳不下的困难，但又比单个芯片封装在PCB上的电性能好。MCM的另一个优点是易于集成数学和模拟混合的系统。尤其适用于通讯和个人便携式应用系统。 * * 三、片上系统（system on a chip)/圆片规模集成（wafer Scale Integration-WSI） MCM是将几个不同电路制作在几个芯片上，然后将几个芯片装在硅片上并进行互连，而作为下一代集成技术的片上系统（SOC/WSI）则直接将这几个不同电路制作在同一个芯片上，并在此芯片上完成电路间的互连。SOC具有高性能、高密度、高集成度、高可保性和低费用的优点，有着十分诱人的应用前景。但它目前仍遇到成品率和性能不稳定等缺点，需要进一步研究解决。 * * 速度——密度质量因子 封装工艺 质量因子（英寸/10-9秒）×（英寸/英寸2） WSI/SOC 28.0 MCM 14.0 PCB 2.2 * * 显然，MCM在速度、密度和费用上比不上SOC，但MCM允许多电源和工艺混合的电路。安装在MCM上的所有芯片可以预先测试，也可以更换。此外，基片上的布线也可预先测试和修理。因此有较大的灵活性和比SOC更高的成品率。但MCM的金属熔合和热消除是目前存在的问题。 * * 第五节 BBL布图规划与布局 八十年代中的BBL问题 针对整个芯片的布局和布图规划 典型系统是BEAR -- 采用模板枚举匹配和启发式算法 -- 限于复杂性只能枚举4个模块 -- 结果不理想 首次提出用解析法求解布局问题 (Lu Sha) 应昌胜：边勾链数据结构和另一种解析法（势能函数）求解布局问题（IEEE Trans. On CAD, EDAC, 国内学报） FRACT -- 基于BEAR的