第3章 处理器体系结构及组成.pptVIP

流水线冲突--结构冲突 产生原因：硬件资源不够，例如两条指令都需要除法操作。 解决方法： 1）增加额外的同类型资源。 2）改变资源的设计使其能被同时使用。 3）轮流暂停一部分流水线，轮流使用资源。 共用一个取指单元 的5段双流水线 有5个执行单元的超标量流水线 指令流水线设计 深度(depth)或并行度(degree of parallelism)即流水级数m 等待时间(latency) 每一作业从开始到结束所需时钟周期数，＝m 理想流水线： 各级延时时间相等； 无等待时间； 大量代码不断流； 吞吐率(Throughput Rate) 1）吞吐率Tp：指单位时间内能完成的作业量。用于描述流水线执行各种运算的速率，通常表示为每秒执行的运算数或每周期执行的运算数。 2）最大吞吐率Tpmax：流水线达到稳定状态后的吞吐率。 若一个m级线性流水线各级时长(即拍长)均为Δt，则连续处理n条指令时的实际吞吐率Tp为： 可以看出，当n→?时，最大吞吐率Tpmax＝1/ Δt 理想流水线，大量代码 加速比(Speedup Ratio) 非流水线执行时间相对流水线执行时间之比。 若一个m级线性流水线各级时长(即拍长)均为Δt，则连续处理n条指令时的加速比Sp为: 可以看出，当 n→?时，Sp→m，即最大加速比等于流水线的段数m。 效率(Efficiency) 一定时段内，流水线所有段处于工作状态的比率。 若一个m级线性流水线各级时长(即拍长)均为Δt，则连续处理n条指令时的效率E为: E =指令完成时间内占用的时空区 /指令总时空区 可以看出，当 n→?时，E→1，即流过流水线的指令越多，流水线效率越高。 ARM体系结构 1）RISC指令集，内 核小，功耗低、 成本低。 2）哈佛结构。 3）运算器操作数只 能从寄存器输入 /输出。 4）采用桶式移位器 处理ALU输入， 灵活高速。 8086体系结构 1）冯式结构。 2）运算器操作数可以从寄存器、存储器或I/O端口获得。 3）分成两大功能部件EU、BIU。 ARM指令系统特点 1）RISC指令规则，适合流水设计。 2）寻址方式灵活简单，执行效率高。 3）所有指令的条件执行实现最快速的代码执行。 4）支持Thumb（16 位）/ARM（32 位）双指令集，能很好 地兼容8 位/16 位器件。 x86指令系统特点 1）为保持兼容性采用变长的、高度不规则的CISC指令集。 2）是基于专用寄存器组的二地址存储器-寄存器(M-R)机： 对于二元操作，一个操作数总是指定在寄存器中，另一 个操作数可以从存储器或寄存器中读取。 第三章 习题 作业：5、9、10、11、13 、14 思考：1、4、6、7 、12、16 练习题 有一条4个段的线性流水线，各段的执行时间分别为50ns、50ns、100ns、200ns。现连续向流水线输入4条指令，画出指令执行的时-空图，求该流水线的实际吞吐率和效率。 * 指数寻址方式indexed addressing mode 通常用于数组、矩阵类向量数据的存取：寄存器1值指定数组首址，寄存器2指定组内偏移； 比例尺寻址方式scaled addressing mode 用字节表示的操作数的长度 位移量寻址+指数寻址+自增/自减寻址 Start+(Rs) PC相对寻址方式 主要用在转移和跳转指令，指定汇编语言程序码的内部位置作为目的地址偏移量操作数。 指令：JUMP [abe] 操作： PC ←[abe] = (PC)updated +immSign_ext 当前指令取出后的PC值 出现在指令中 基本的数据通路结构 ALU的实现： (1)由基本门电路实 现全加器； (2)由n位全加器构 成n位加法器； (3)以加法器为核， 通过扩展输入选 择逻辑实现其它 基本算术和逻辑 运算。 ALU功能描述示例 算术逻辑运算功能 数据通路中数据流的定义 IR ID REG ALU MEM 开始 退出 IR ID ALU MEM REG 微操作通道 开始 退出 单通数据通道 RISC：Load/Store结构 CISC：寻址方式复杂 数据通路的实现 程序、指令、微操作 时序控制部件 时序控制部件：脉冲源+分频逻辑；用以产生各种系统 所需的、满足时序要求的控制信号。 1. 指令周期: 读取并执行一条指令所需的时间 2. 工作周期: 指令周期中的不同工作阶段 3. 时钟周期: 系统中最小的基本时间分段 CPU中的多级时序 一个指令周期中的多个工作周期 现代控制器设计趋势: 1)采用非集中控制模式，I