BK2433PCBLayout指南试卷.ppt

BK2433 PCB Layout 指南 RF Component Placement Trace Layout Rule（1） 1、在结构没有影响的情况下，所有RF部分的元件要尽量摆放在同一层面。 2、元件应依照原理图上的元件顺序摆放紧凑，保证RF Trace在同一条线上，并且RF Trace长度越短越好。 3、如上图所示的VDDPA，元件摆放时应尽量保证VDDPA走线从IC引脚出来后，先过C20，C19，再到L1，且走线路径越短越好。 4、PCB天线应摆放在PCB边缘朝前的方向，且要尽量远离结构上的金属体（如镙丝，电池，按键等）。 RF Component Placement Trace Layout Rule（2） RF Trace必须在同一路径，中间不能出现岔路，并且如有拐角，转折处需用孤线过度。 RF Trace必须按50Ω传输特性阻抗的线宽进行走线，并且走线路径越短越好。(以板厚1mm，铜厚1Oz为例，走线宽度要23mil，铺地间距要6mil)。 RF Component Placement Trace Layout Rule（3） 如左图所示，VDDPA从IC引脚引出以后，推荐先经过电容C10，再经L2电感到L1，并确保走线最短。 如左图从IC的RFN和RFP引脚引出来到中间串联的电感L1的走线越对称越好。 RF 路径两边应该有铺地与其他线路分隔，并打上Via。 RF 元件（从IC的VDDPA，RFN，RFP引脚及其外围元件直到天线）和走线的底层必须有完整的铺地，不能有其他任何走线从它们的底下穿过。 Crystal Placement Layout Rule（1） 在结构没有影响的情况下，Crystal与IC尽量放在同一层面，走线尽量在同一层面，且越短越好 。 尽量保证Crystal背面铺地的完整性。 Crystal及其外接电容周围有空间的地方都要打上对地的Via。 Crystal Placement Layout Rule（2） 在Dongle的PCB中，可能由于结构的限制， Crystal可能需放在与IC和RF元件不同的层面，这时应该注意， Crystal应该尽量远离RF Trace，为的是使得RF Trace的底层有完整的铺地保护，也避免时钟信号与RF信号产生串扰。左边两个图已经列出两个Crystal摆放在不同位置的对比，从实际PCB试做出来后的RF调试结果来看，好的设计的PCBA的RF性能是明显优于不好的设计的PCBA的。 （注：为了方便观察Crystal位置的不同之处，好的设计的图片被有意的删除了RF 元件层面的铺地，而实际的PCB文件上这个铺地是有的。） Power Placement及Layout Rule（1） 如上图所示的BK2433的VDD3V，VDD18P，VDD18D引脚外围的去耦电容和旁路电容，PCB Layout时元件摆放应尽量靠近IC引脚。从外部供进来的VDD，应尽量先经过去耦电容，再进入IC内部。 Power Placement及Layout Rule（2） 外部供进的VDD，建议应先经过去耦电容，再进入IC的内部。 去耦电容和旁路电容，元件摆放应尽量靠近IC引脚。 VDD Trace主体部分线宽建议至少要20mil，越宽越好。 Polygon Rule（１） RF元件底部应该有完整的铺上。 GND铺地与焊盘的连接方式应为实铜，不能为十字铜。 RF Trace与铺地的间隔应符合50传输特性阻抗 的间距要求。 Polygon Rule（２） 以上图为例，整个PCB文件走线应尽可能在一面都完成走线，保证另一面铺地完整性，且另一面的铺地需尽量维持电源的负极地到RF的地的完整性。 Miscellaneous PCB走线就尽可能采用一面水平走线而另一面垂直走线。 相邻层而的PCB走线时，就尽可能避免平行且重叠走线，如有平行走线的，应相互错开，不能重叠。 * * 　　本文档以BK2433为例，介绍2.4G RF PCB Layout需要遵循的一般规则，文档主要按以下几个部分阐述。 1、RF Component Placement Trace Layout Rule 2、Crystal Placement Layout Rule 3、Power Placement及Layout Rule 4、Polygon Rule 5、Miscellaneous 正确的走线方式(注：上图的BK2433为Dice封装） 特性阻抗的计算方法（图中的板厚，线宽和铺地间距的单位为mm) （注：上图IC为BK2433MB封装） 不好的设计 好的设计 所有RF部分对地电容的GND端应就近打上GND Via. BK2433的衬底和其他有空间的地方，要均匀的打上