第2章计算机逻辑部件资料.pptVIP

* 奇偶校验原理 * 半加器与异或 * 数字电路设计方法 * 74183 * 74283 * 地址译码：32——4G 寄存器、高速缓存由触发器构成 字长数的触发器构成寄存器（字长指计算机内处理二进制数的位数） * 电平、脉冲、边沿触发 * 基本：触发、保持（记忆） 同步：时钟控制 * 逻辑功能：SR、JK、D、T 电路形式-触发方式：基本、同步-电平、主从-脉冲、两个D或维持阻塞或时间延迟-边沿 JK触发器接成D触发器、T触发器 * * 2. 边沿触发方式触发器 触发器接收的是时钟脉冲CP的某一约定跳变(正跳变或负跳变)来到时的输入数据。 在CP=1及CP=0期间以及CP非约定跳变到来时，触发器不接收数据。 常用的正边沿触发器是D触发器 * 图2.17 D触发器 * 电位触发与边沿触发的比较 电位触发器在E=1期间来到的数据会立刻被接收。但对于正沿触发器，在CP=1期间来到的数据，必须“延迟”到该CP=1过后的下一个CP正沿来到时才被接收。因此边沿触发器又称延迟型触发器。 边沿触发器在CP正跳变(对正边沿触发器)以外期间出现在D端的数据变化和干扰不会被接收，因此有很强的抗数据端干扰的能力（克服空翻和一次翻转现象）而被广泛应用，它除用来组成寄存器外，还可用来组成计数器和移位寄存器等。 * 主-从触发器基本上是由两个同步触发器级联而