数字系统EDA技术_4.ppt

b. 选菜单： Layout\ LAB View 显示内部 结构： LAB、 逻辑单元 （宏单元） 底层编辑逻辑阵列块视图 2、底层图编辑器中引脚的手动分配 选菜单： Layout\ Current Assignments Floorplan 底层图编辑器中引脚的手动分配 仿真的目的：验证设计电路的功能和性能。 功能仿真（Functional Simulation） 定时仿真（Timing Simulation） 仿真的输入文件： a. 前面编译过程产生的各种文件 b. 仿真器的输入变量（输入波形），即仿真器 通道文件（Simulator Channel File—.scf） 4.5 设计项目的仿真 1. 仿真器通道文件（.scf）的创建 （1）选 File\New…, 然后选择 Waveform Editor File, 从下拉列 表框中选 择（.scf） 扩展名 Waveform Editor File对话框 Waveform Editor File 编辑器 波形编辑窗口 （2）设置仿真结束时间 选 File\End time… ，可设置结束时间。 设置结束时间 （3）设置栅格间距 选 Options\Grid Size…，可设置栅格间距。 设置栅格对话框 （4）选择仿真节点 a. 选菜单： Node\Enter Node from SNF ... b. 选择LIST，可 列出所有的节点。 选中所需要的节 点，并选择向右 箭头，把选中的 节点送到右窗口。 Enter Node from SNF对话框 （5）选择OK，出现波形编辑器 选择节点的波形编辑器 （6）对输入节点进行波形编辑 ，如图: （7）选择File\Save As ，保存波形文件。所存文件 名的后缀应为 .scf 。 2、仿真 （1）选MAX+PLUS Ⅱ\Simulator，出现仿真器运行环境。 仿真的运行环境 （2）、按Start ，则进行仿真，仿真完后，按Open SCF 按钮，则可观察仿真结果的波形图。 仿真波形图 4.6 定时分析 定时分析器的三种分析模式及其说明 选菜单： MAX+PLUS Ⅱ\Timing Analyzer，即可 打开定时分析器窗口。 分析模式 说明 延迟矩阵 时序逻辑 电路性能 建立/保持 矩阵 分折多个源节点和目标节点之间的传播延迟路径 分折时序逻辑电路的性能，包括限制性能的延迟， 最小的时钟周期和最高的电路工作频率 计算从输入引脚到触发器、锁存器和异步RAM 的信号输入所需的最少的建立和保持时间 1、传播延迟分析 选菜单：Analysis\Delay Matrix 传播延迟分析 e、保存文件、并检查错误 选莱单 File\Save，保存文件； 选莱单 File\Project\Save Check，保存文件并且检查电路中的逻辑错误。