CMOS模拟集成电路设计_ch4差分放大器.ppt

* * 模拟CMOS集成电路设计 第 4 章 差动放大器 4.1 单端与差动的工作方式 差动信号 定义为两个结点电位之差，且这两个结点的电位相对于某一固定电位（“共模”CM电平）大小相等，极性相反，结点的阻抗也必须相等。 * 单端信号的参考电位为某 一固定电位(通常为地电位) 差动信号 * 耦合使信号损坏 差动对耦合噪声的抑制 差动工作的抗干扰能力 * 电源线上的干扰会影响共模电平，但不影响差分输出 VOUT=VX-VY * 有效抑制共模噪声 增大了可得到的电压摆幅(单端输出的两倍) 偏置电路相对简单 线性度相对高 和单端电路相比，差分电路规模加倍 差动工作方式特点 4.2 基本差动对 定性分析 差模大信号特性 （Vin1-Vin2 从-?变化到+ ? ） * Vin1比Vin2更负，M1截止，M2导通，ID2=ISS，因此Vout1=VDD, Vout2=VDD-RDISS 当Vin1比Vin2更正时，差动对两侧情况正好与上述情况相反。 Vin1逐渐增大，M1开始导通，ID1增大，Vout1减小；由于ID1+ID2=ISS，ID2减小，Vout2增大； 当Vin1=Vin2 时，Vout1=Vout2=VDD-RDISS/2 * Vin1=Vin2（即平衡状态）附近，增益最大，线性度好 输出端的最大电平和最小电平分别是VDD和VDD-RDISS，与输入共模电平无关 两个特点： 共模大信号特性 （ Vin, CM从0变化到VDD） 当Vin, CM＝0时，ID1=ID2=ID3=0， M1、M2截止， M3处于三极管区 当Vin, CM足够大时—Vin, CM? VGS1+(VGS3-VTH3)， M1、M2、 M3都进入饱和区，电路处于正常工作状态 Vin, CM进一步增加—Vin, CMVout1+VTH， M1和M2进入三极管区 输出摆幅：VDD Vout 所以共模电平一般选在 右侧附近 因此， Vin, CM允许的范围—— 输入共模范围（input common mode range, ICMR)是： 只要在ICMR范围内 定量分析 大信号分析（略） * 小信号分析 方法一（叠加法）（略） Rs＝1/gm2 方法二 （半边电路法） 辅助定理： 考虑图中所示的对称电路，其中D1和D2代表任何三端有源器件。假设Vin1从V0变化到V0+ ΔVin， Vin2从V0变化到V0-ΔVin，那么，如果电路仍保持线性，则Vp值保持不变。假定λ＝0。 辅助定理说明了P点可以认为是“交流地” 利用P点交流地的特点，电路可等效为两个独立的部分，即“半边电路”概念。 * 如果差动对的输入信号不是全差动的， 可以将此任意信号表示为差模分量和共模分量。 * 非理想性包括： 尾电流源ISS的内阻RSS不是无穷大 RD1和RD2之间有失配 M1和M2之间有失配（W/L、VTH等） 4.3 共模响应 差动电路对共模扰动影响具有抑制作用，理想差动电路 的共模增益为零；但是实际上有以下一些非理想的因素 小信号共模特性—RSS对共模响应的影响 VP随Vin,CM的变化而变化，若Rss为有限大小，则尾电流随VP增加而增加， Vout1和Vout2会随之减小。 但如果电路完全对称，Vout1和Vout2仍然相等，不会引入差分增益 共模增益为： 小信号共模特性—RD失配对共模响应的影响 失配会引入差分增益 小信号共模特性—输入管失配对共模响应的影响 从前面的分析可以看出，要获得好的共模抑制效果， 主要要做到两个方面：良好的匹配和大的Rss * 共模抑制比 用来CMRR来综合反映差分放大能力和共模抑制能力 当信号频率增大时，寄生电容C1的存在使等效的Rss减小，CMRR下降。 4.4 MOS为负载的差动对 类似单级放大器，差动对的负载也可以采用二极管连接的MOS或者电流源作负载 二极管连接的MOS作负载 * 电流源负载的差动对 * 共源共栅级差动对 * 练 习 1 练 习 2 * * 练 习 3 * *