集成电路设计第11部分.ppt

集成电路器件工艺 双极型集成电路的基本制造工艺 MESFET和HEMT工艺 MOS工艺和相关的VLSI工艺 BiCMOS工艺 集成电路器件工艺 双极型集成电路的基本制造工艺 MESFET和HEMT工艺 MOS工艺和相关的VLSI工艺 BiCMOS工艺 双极性硅工艺 早期的双极性硅工艺：NPN三极管 双极性硅工艺 由于b-e结与基极接触孔之间的P型区域而形成较大的基区体电阻； 集电极接触孔下N区导致较大的集电极串联电阻； 因PN结隔离而形成较大的集电极寄生电容。 先进的双极性硅工艺：NPN三极管 先进的双极性硅工艺 P+型多晶硅层用于基极的接触和连接。 N+型多晶硅层用于发射极的接触。 使用了多晶硅层，形成基极和发射极区域时采用自对准工艺。 基极的P+低欧姆区域的形成减小了体电阻。 重掺杂掩埋层用作集电极低欧姆连接，在此之上，一层薄外延层连接于内部集电极，这样可允许大电流通过。 在掩埋层和集电极金属之间形成N+掺杂区域，从而减小了集电极串联电阻。 氧化区取代PN结形成器件的隔离，寄生电容大大减小。 器件隔离区域下形成P型扩散区，防止了寄生MOS效应。 GaAs基同质结双极性晶体管并不具有令人满意的性能 AlGaAs /GaAs基异质结双极性晶体管 GaAs 基 HBT InP 基 HBT Si/SiGe的HBT MESFET和HEMT工艺 随着III/V化合物特别是GaAs工艺的发展，以MESFET和HEMT为基本元件的集成电路技术也得到了很大发展。 MESFET直接在外延衬底上形成，而HEMT有复杂得多的层状结构。尽管如此，它们可以通过一个相似的等效电路建立模型，并具有相似的性能。 对于电路设计者而言，它们都属于FET晶体管类型。 MESFET和HEMT工艺 GaAs工艺：MESFET MESFET 增强型和耗尽型 减小栅长 提高导电能力 GaAs工艺：HEMT Main Parameters of the 0.3 mm Gate Length HEMTs 不同材料系统的研究 GaAs InP SiGe 与Si三极管相比，MESFET和HEMT的缺点为: 跨导相对低。 阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度。 驱动电流小。 阈值电压变化大：由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT由于跨导小，要高十倍多。 MOS工艺和相关的VLSI工艺 特征尺寸: 最小线宽 ? 最小栅长 PMOS工艺（早期的铝栅工艺） 1970年前，标准的MOS工艺是铝栅P沟道。 铝栅PMOS工艺特点 l 铝栅，栅长为20?m。 l N型衬底，p沟道。 l 氧化层厚1500?。 l 电源电压为-12V。 l 速度低，最小门延迟约为80?100ns。 l 集成度低，只能制作寄存器等中规模集成电路。 Al栅MOS工艺缺点 制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。 在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题。 是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。 Al栅MOS工艺的栅极位错问题 铝栅重叠设计 栅极做得长，同S、D重叠一部分 铝栅重叠设计的缺点 l CGS、CGD都增大了。 l 加长了栅极，增大了管子尺寸，集成度降低。 克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。 自对准技术与标准硅工艺 1970年，出现了硅栅工艺(采用了自对准技术）。 多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。 在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。 标准硅栅PMOS工艺 硅栅工艺的优点 自对准的，它无需重叠设计，减小了电容，提高了速度。 无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。 增加了电路的可靠性。 NMOS工艺 由于电子的迁移率?e大于空穴的迁移率?h，即有?e?2.5?h, 因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以, 直到1972年突破了那些难关以后, MOS工艺才进入了NMOS时代。 了解NMOS工艺的意义 目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但