14微处理器.pptVIP

1.4微处理器 1.4.1Intel8086/8088 1.8086/8088的功能结构 8086是一种单片微处理器芯片，内外部数据总线16位（ 8088内部数据总线16位，外部数据总线8位）对外40条引脚，主时钟5MHz、 8MHz、10MHz等。20条地址引脚，直接寻址220 =1MByte，可访问64K个I/O端口，具有24种寻址方式，可以对位、字节、字、字符串、字串、BCD码、ASCll码等多种数据类型进行处理。 8086 CPU按功能可分为两大部分： ? 一部分为BIU（BUS Interface Unit）; 专门负责取指令和存取操作数。它与BUS打交道。 ? 一部分为EU（Execution Unit）。 专门负责分析指令与执行指令。它不与系统BUS打交道。 EU控制逻辑单元 8086CPU的中心控制单元,是控制 定时与状态逻辑电路。接受指令队列缓冲器送来的指令代码, 用于控制执单元中各部件按制定的要求协调工作 BIU:负责与存储器接口，即8088与存储器之间的信息传送 EU: 负责指令的执行。 将CPU分为两个单元，可以使取指令和执行指令同时进行，减少了CPU为取指令而等待的时间，从而提高了CPU的利用率，提高了系统的运行速度。 最大方式 当要构成的系统较大，要求较强的驱动能力时。 系统的地址总线——CPU的AD0~AD7, A8~A15, A15~A19 通过地址锁存器8282 构成。 系统的数据总线——或通过数据收发器8286供给 系统的控制总线——通过总线控制器8288供给。 两种组态通过8088引脚信号MN/MX#决定 ????l? MN/MX＃(Minimum/Maximum Mode Control)：最大最小模式控制信号，输入。决定8086工作在哪种工作模式。如果MN/MX＃＝1（＋5V），CPU工作在最小模式。MN/MX＃＝0（接地）， CPU则工作在最大模式。 l?TEST# (Test)：测试信号，输入，低电平有效。和WAIT指令结合起来使用，在CPU执行WAIT指令时，CPU处于空转状态，进行等待。当8086检测到TEST#信号有效时，等待状态结束，继续执行WAIT之后的指令。 l???GND 为地。 l???VCC 为电源，接＋5V。 最小方式的系统组成 ???? 最小模式的典型配置 8位单向三态缓冲器8282/8283 8位单向三态缓冲器8282/8283(续) 8位双向三态缓冲器8286/8287 最大方式与最小方式的引脚差异 l?QS1、QS0(Instruction Queue Status，最小模式为ALE、INTA#)：指令队列状态信号，输出。QS1,QS0组合起来表示前一个时钟周期中指令队列的状态，以便从外部对芯片的测试。 l?S2#、S1#、S0#（Bus Cycle Status，最小模式为M/IO#、D/TR#、DEN#）：总线周期状态信号，输出。这三个信号的组合表示当前总线周期的类型。在最大模式下，由这三个信号输入给总线控制器8288，用来产生存储器、I/O的读写等相关控制信号。 l? LOCK#( Lock，最小模式为WR#)：总线封锁信号，输出。当LOCK#为低电平时，系统中其他总线主就不能占用总线。LOCK#信号是由指令前缀LOCK产生的。在LOCK前缀后的指令执行完之后，硬件上便撤销了LOCK#信号。 l??RQ#/GT1#、RQ#/GT0#( Request/Grant，最小模式为HOLD、HLDA ): 总线请求信号，输入 / 总线请求允许信号，输出，此信号为双向信号。CPU以外的处理器可以用其中之一来请求总线并接受CPU对总线请求的回答。RQ#/GT0#优先级高于RQ#/GT1#。 最大方式的系统组成 ???? 最大模式的典型配置 ???? 8288总线控制器结构框图 最大方式的系统组成:总线控制器 8288 * 1)执行单元EU 数据寄存器 AX、BX、CX、DX 专用寄存器 SP、BP、SI、DI 标志寄存FLAG 算数逻辑部件 ALU EU控制逻辑单元 执行部分控制电路 ALU 标志寄存器 AH AL BH BL CH CL DH DL SP BP SI DI 通用 寄存 器 执行部件 （EU) 16位 8位 通用寄存器 数据寄存器 AX、BX、CX、DX 专用寄存器 S