FPGA测试配置完备性的分析评价方法 投稿：吴簿籀.doc

FPGA测试配置完备性的分析评价方法 投稿：吴簿籀 ２１ ０ １年 １ ０月　 计算 机辅 助设 计 与 图形 学 学报　 Ｊ ｕ ｎ ｌ ｆＣ ｍｐ ｔｒ Ａｉｅ 　 ｓｇ ＆ Ｃｏ ｕ ｅ　 ａ ｈｃ　 ｏ ｒ ａ ｏ　 ｏ ｕｅ — ｄ ｄ Ｄｅ ｉｎ 　 ｍｐ ｔｒＧｒｐ ｉｓ Ｖｏ． 　 Ｏ ０ １ ２３ Ｎ ．１ 　 Ｏ ｃ ． ２０１ 　 ｔ １ Ｆ ＧＡ 测 试 配 置 完 备 性 的 分 析 评 价 方 法　 Ｐ 周发标 ， 　 杨海钢” 秋小强 ， 　飞 　， 　 王 　 （ 国科 学 院 电子 学 研 究 所 可 编 程 芯 片 与 系统 研 究室 中 （ 国科 学 院研 究 生 院 中 北 京　 １ ０ ４ ） ０ ０ ９　 北京 １０ ９ ） ０ １０　 （ ａ ｇ ｇ ｍ ａｌ ｉ． ｅ ｃ 　 ｙ ｎ ｈ． ＠ ｉ．ｅ ａ ． ｎ） 摘 要 ：测 试 配 置 开 发 是 Ｆ ＧＡ 测 试 中 的重 要 环节 之 一 ， 加 快 Ｆ ＧＡ 测 试 配 置 开 发 进 程 ， 出 一 种 基 于 配 置 词 典　 Ｐ 为 Ｐ 提 的 Ｆ ＧＡ 测 试 配 置 分 析 评 价 方法 ． 先 建 立 Ｆ ＧＡ 基 本 可 编 程 单 元 的 配 置 词 典 ， 出 其 完 备 测 试 需 要 的 所 有 配 置　 Ｐ 首 Ｐ 给 码 ； 后 采 用 模 板 化 的方 法 分 析 测试 配 置 ， 算 测 试 配 置 对 配 置 词 典 的覆 盖 率 ； 后 根 据 计 算 的 覆 盖 率 评 价 测 试 配　 然 计 最 置 的 完 备 性 ． 验 结 果 表 明 ， 中 方 法 能 够 正 确 地 评 价 测 试 配 置 的 完 备 程 度 ， 告 测 试 配 置 所 有 可 测 和 不 可 测 的　 实 文 报 Ｆ Ｇ 资 源 ； 故 障仿 真 方 法相 比 ， 方 法 的 时 间 复 杂 度 从 ｏ（ ｐ 　 减 少 到 ｏ（ｎ ） 运 行 时 间 从 数 百 小 时 缩 短 到 几　 Ｐ Ａ 与 该 ｋ ｎ） ｋ　 ， 分 钟 ， 运 行 时 间 独 立 于 Ｆ ＧＡ 的 阵 列 规 模 ． 且 Ｐ 　 关 键 词 ：Ｆ ＧＡ； 试 覆 盖率 ； 障仿 真 ； 试 配 置　 Ｐ 测 故 测 中 图 法 分 类 号 ：ＴＮ４ ２ ０　 Ａ　 ｃ ｉ ｅ ｆ ｒ ＦＰＧＡ　 ｓ 　 ｎｆｇ ｒ ｔ０ 　 Ｔｅ ｈｎ ｑｕ 　 ｏ 　 Ｔｅ ｔＣＯ ｉ ｕ ａ ｉ ｎ Ａｎａ ｙ ｉ　 ｎｄ Ｅｖ ｌ ａ ｉ ｎ ｌ ｓ ｓ ａ 　 ａ ｕ ｔｏ 　 Ｚｈ ｕ Ｆ ｂａ 　 。Ｙａ ｇ Ｈ ａｇ ｎ 　 ｏ 　 ａ ｉｏ 　 ｎ 　 ｉａ ｇ ．Ｑｉ　 ａ ｑａ ｇ ．ａ ｄ Ｗ ａ ｇ Ｆｅ　 ｕ Ｘｉｏ ｉｎ 　 　 ｎ 　 ｎ　 ｉ ”（ ｙ ｔｍ　”Ｐ ｏ ｒ ｍｍａ ｌ Ｃ ｉ 　 ｅｅ ｒｈ Ｄｅ ａ ｔ ｎ ，Ｉ ｓｉ ｔ ｏ 　 ｅ ｔｏ ｉ ，Ｃ ｉｅｅ ａ ｅ ｙ ｏ ｃｅ ｃ ｓ ｅｊｎ 　 １ ０ ９ ） Ｓ ｓ ０ ｒｇ ａ ｅ ｂｅ ｈ ｐ Ｒ ｓａ ｃ　 ｐ ｒｍｅ ｔ ｎ ｔ ｕ ｅ ｆ Ｅｌ ｒ ｎ ｃ 　 ｔ 　 ｃ ｓ ｈ ｎ ｓ Ａｃ ｄ ｍ 　 ，Ｓ ｉ ｅ ，Ｂ ｉｉｇ ｎ ０ ｌ ０　 （ ａ ｕ ｔ Ｕｎ ｖ ｒｉ 　ｊ Ｃ ｉｅｅＡｃ ｄ ｍｙ ｏ 　 ｃｅ ｃ ｓ ｅ ｉｇ １ ０ ４ ） Ｇｒ ｄ ａ ｅ ｉｅ ｓｔ ｏ　 ｈ ｎ ｓ 　 ｙ 　 ａ ｅ 　ｆ Ｓ ｉｎ ｅ ，Ｂ ｉ ｎ 　 ０ ０ ９　 ｊ Ａｂ ｔ ａ ｔ Ｔｅ ｔ ｏ ｉ ａ ｉ 　ｄ ｖ ｌ ｐｍｅ 　ｉ　ａ 　ｅ ｓ ｎ ｉ ｌ ｔ ｐ ｎ ｓｒ ｃ ： ｓ　ｃ ｎｆｇｕｒ ｔｏｎ ｅ ｅ ｏ ｎｔ ｓ ｎ ｓ ｅ ｔａ　ｓ ｅ 　ｉ　ＦＰＧＡ　ｔ ｓ ， ｔ 　ａ ｃ ｌｒ ｔ 　ｔ 　 ｅｔ ｏ ｃ ｅｅ ａ ｅ ｈｅ ｄｅ ｅ ｏ ｍ ｅ ｔ ａ ｔ ｃ ｉ ｅ ｆ ｒ ＦＰＧ Ａ　 ｅ ｔ ｃ ｎｆｇ ａ ｉ 　 ｎａｙｓｓ ａ 　 ｖ ｌ ｔｏｎ ｂａ ｅ 　 ｉ ｃ ｆｇ ａ ｉ 　 ｖ ｌｐ ｎ ， 　 ｅ ｈｎ ｑｕ 　 ｏ 　 ｔ ｓ　 ｏ ｉ ｕｒ ｔｏｎ ａ ｌ ｉ　 ｎｄ ｅ ａ ｕａ ｉ 　 ｓ ｄ Ｏ ｌ ｏｎ ｉ ｕｒ ｔｏｎ 　 ｄ ｃ ｉ ｎａ ｙ ｉ　 ｒ ｓ ｎｔ ｄ ｉ　 ｈｉ　 ｐ ｒ Ｆｉｓ ｌ ｉｔｏ ｒ 　 ｓ ｐ ｅ ｅ ｅ 　ｎ ｔ ｓ ｐａ ｅ ． ｒ ｔｙ，ｔ