43常用组合逻辑电路(3线—8线译码器138)(阅读).pptVIP

编码： 将输入的每个高/低电平信号变成一个对应的二进制代码 集成译码器实例：74HC138 集成译码器实例：74HC138 74HC138的功能表： 74HC138的功能表： 利用附加控制端进行扩展 例：用74HC138（3线—8线译码器） 构成 4线—16线译码器 例1：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 解：先将要输出的逻辑函数化成最小项之和的形式，即 由于74HC138的输出为 例3 试利用3线－8线译码器74HC138及与非门实现全减器，设A为被减数，B为减数，CI为来自低位的借位，D为差，CO为向高位的借位。 * 内容回顾 状态信号 输入端 代码输出端 选通输入端 选通输出端 （低电平有效） （低电平有效） 74HC148 S 扩展端 不可能出现 0 0 工作，且有输入 0 1 工作，但无输入 1 0 不工作 1 1 状态 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。 译码器 二进制译码器 二－十进制译码器 显示译码器 4.3.2 译码器 一、二进制译码器 二进制译码器有n个输入端(即n位二进制码)，2n个输出线。 常见的译码器有2—4译码器、3—8译码器和4—16译码器。 3线－8线译码器 Y 0 A 2 A 1 A 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 二进制代码 高低电平信号 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 输 出 输 入 3位二进制译码器真值表 用二极管与门阵列组成的3线－8线译码器 低电平输出 附加 控制端 低电平输出 附加 控制端 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 X X X 1 X 1 1 1 1 1 1 1 X X X X 0 A0 A1 A2 S1 输 出 输 入 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 X X X 1 X 1 1 1 1 1 1 1 X X X X 0 A0 A1 A2 S1 输 出 输 入 当S1＝1，且S?2＋ S?3＝0时，译码器处于工作状态 · D 74HC138可用作数据分配器 D3=1 D3=0 二、二-十进制译码器 二-十进制译码器的逻辑功能是将输入的BCD代码译成10个高、低电平输出信号。 如74HC42 中规模集成电路是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。 用中规模集成电路设计逻辑电路，可以减少连线、提高可靠性。 四、 用译码器设计组合逻辑电路 任何一个逻辑函数都可以表示成最小项和的形式，而3-8译码器的输出对应于不同的最小项，因此，可用3-8译码器方便的实现任意3三变量逻辑函数。 将要实现的输出逻辑函数的最小项之和的形式两次取反，即 则用74HC138实现的电路如图 【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。要求用74HC138和必要的门电路实现。 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1