61锁相环路(PLL)电路基础.pptVIP

6.1 锁相环路（PLL）电路基础 6.1.1 锁相环路的基本特性 锁相环路（PLL，Phase Locked Loop）是一个相位误差控制系统，是将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频的目的。 1．良好的跟踪特性 锁相环路的输出信号频率可以精确地跟踪输入参考信号频率的变化，环路锁定后，输入参考信号和输出信号之间的稳态相位误差，可以通过增加环路增益而被控制在所需数值范围内。这种输出信号频率随输入参考信号频率变化的特性称为锁相环的跟踪特性。 2．良好的窄带滤波特性 当压控振荡器的输出频率锁定在输入参考频率上时，由于信号频率附近的干扰形式将以低频干扰的成分进入环路，绝大部分的干扰会受到环路滤波器低通特性的抑制，从而减少了对压控振荡器的干扰作用。所以，锁相环路具有好的窄带滤波特性，环路对干扰的抑制作用就相当于一个窄带的高频带通滤波器，其通带可以做得很窄（如在数百兆赫兹的中心频率上，带宽可做到几赫兹）。不仅如此，还可以通过改变环路滤波器的参数和环路增益来改变带宽，作为性能优良的跟踪滤波器，用以接收信噪比低、载频漂移大的空间信号。 3．良好的门限特性 在调频通信中，锁相环路用做鉴频器时也有门限效应存在。但是，在相同的调制系数的条件下，它比普通鉴相器的门限低。当锁相环路处于调制跟踪状态时，环路有反馈控制作用，跟踪相位差小，这样，