910下作业第3章.pptVIP

DMA传送控制线 AEN：地址允许，指示DMA总线周期 DRQ0～DRQ3，DRQ5～DRQ7：DMA请求 DACK0*～DACK3*,DACK5*～DACK7*：DMA响应 T/C：计数结束信号，表示DMA传送结束 MASTER*：主设备 16位PC机的共有8个DMA通道 DRQ0～DRQ3用于8位DMA传送 DRQ5～DRQ7用于16位DMA传送 DRQ4已经用于连接两个DMA控制器 其他信号线 RESET DRV：复位驱动信号 REFRESH*：刷新 I/OCH CK*：I/O通道校验 OSC：晶振频率脉冲 输出14.31818MHz的主振频率信号 CLK：系统时钟 IBM PC总线输出4.77MHz IBM AT总线采用6，8，10或12MHz 32位PC机的时钟频率是8.33MHz ＋5V、－5V、＋12V、－12V：电源 GND：地线 3. PCI总线 Intel公司提出，PCI联盟SIG支持 与处理器无关 集中式总线仲裁、支持多处理器系统 通过桥电路兼容ISA/EISA总线 具有即插即用的自动配置能力等 共94个引脚 PCI 1.0版：32位数据总线、33MHz时钟频率 PCI 2.0版：64位数据总线、33MHz时钟频率 PCI 2.1版：64位数据总线、66MHz时钟频率 (1) PCI总线信号 地址和数据引脚 AD[31::0]，AD[63::32]：64位地址和数据复用信号 C/BE[3::0]#，C/BE[7::4]#：命令和字节有效复用信号 PAR，PAR64：奇偶校验信号 接口控制引脚 FRAME#：帧信号，表示总线周期开始 IRDY#：初始方就绪信号 TRDY#：目标方就绪信号 STOP#：停止信号 DEVSEL#：设备选择信号 IDSEL：初始化设备选择信号 LOCK#：封锁信号 示意图 PCI总线信号 返回 (2) PCI总线周期 I/O读写周期 主设备与I/O设备交换数据，不支持猝发传送 存储器读、存储器行读、存储器多重读周期 猝发读取不同的数据量 存储器写周期：猝发写入数据 存储器写和无效周期 保证写入，同时广播“无效”信息 中断响应周期：响应I/O设备中断 特殊周期：主设备广播信息到多个目标设备 双地址总线周期：传输64位地址 配置读和写周期 对PCI总线设备的配置信息进行读写，实现自动配置 (3) PCI总线时序 同步时序协议，数据传输需要两个阶段 第一个阶段（一个时钟）：提供地址 第二个阶段（最少一个时钟）：交换数据 非猝发传送需要2个时钟周期 支持无限猝发传送，第一个时钟提供地址，后续时钟交换数据，也就是2-1-1-1…… 最大总线带宽 每个时钟传送64位数据，时钟频率66MHz 8×66 MB/S＝528 MB/S PCI总线的读操作示例 返回 示意图 三.外总线 1.RS-232 重要 (第6章详细讲) 2.USB (Universal Serial Bus) 1.RS-232C串行通信总线 美国电子工业协会EIA制定的通用标准串行接口 1962年公布，1969年修订 1987年1月正式改名为EIA-232 设计目的是用于连接调制解调器 现已成为数据终端设备DTE（例如计算机）与数据通信设备DCE（例如调制解调器）的标准接口 可实现远距离通信，也可近距离连接两台微机 属于网络层次结构中的最低层：物理层 RS-232C的引脚定义 232C接口标准使用一个25针连接器,绝大多数设备只使用其中9个信号，所以就有了9针连接器 TxD：发送数据 串行数据的发送端 RxD：接收数据 串行数据的接收端 TxC：发送器时钟 控制数据终端发送串行数据的时钟信号 RxC：接收器时钟 控制数据终端接收串行数据的时钟信号 GND：信号地 为所有的信号提供一个公共的参考电平 返回 RS-232C的引脚（续） RTS：请求发送 当数据终端设备准备好送出数据时，就发出有效的RTS信号，用于通知数据通信设备准备接收数据 CTS：清除发送（允许发送） 当数据通信设备已准备好接收数据终端设备的传送数据时，发出CTS有效信号来响应RTS信号 RTS和CTS是数据终端设备与数据通信设备间一对用于数据发送的联络信号 DTR：数据终端准备好 通常当数据终端设备一加电，该信号就有效，表明数据终端设备准备就绪 DSR：数据装置准备好 通常表示数据通信设备（即数据装置）已接通电源连到通信线路上，并处在数据传输方式 DTR和DSR也可用做数据终端设备与数据通信设备间的联络信号，例如应答数据接收 保护地（机壳地） 起屏蔽保护作用的接地端，一般应参照设备的使用规定，连接到设备的外壳或大地 CD：载波检测（DCD） 当本地调制解调器接收到来自对方的载波信号时，该引脚向数据终端设备提供有效信号 RI：振铃指示