广工数字逻辑实验报告(期末综合实验).doc

___计算机__学院 网络工程 专业 1 班____组、学号 姓名 协作者______________ 教师评定_________________ 实验题目_________________数字逻辑期末综合实验_________________ 题目（学号单号的做1、2，双号的做3、4） 用HC161设计一个九进制计数器（清零法和置数法，参考《实验指导书》P53） 用HC161设计一个分频器（参考《实验指导书》P52，不用数码显示） 用HC138译码器实现符合电路 用数据选择器实现符合电路 要求按顺序报告以下内容 设计分析过程 连线图 预分析其运行步骤、输入输出的变化过程（包括控制端） 实验通过老师验证的，拍下实验实际连线图，及验证数据； 没通过验证的，分析实验不成功的原因。 用Verilog编写的代码模块及测试平台 第一次仿真结果 实验报告 选做题目：用HC161设计一个九进制计数器(置数法) 设计分析过程 九进制计数器的计数容量是9，而计数器74HC161的计数器容量为16。显然，如使74HC161的计数初值由7（对应的二进制数为0111）开始，即可将计数容量由16变为9，从而得到九进计数器，相应的状态图如图所示。 /0 /0 /0 /0 /1