触发器和时序电路2.ppt

第21章 触发器和时序逻辑电路 第21章 触发器和时序逻辑电路 21.1 双稳态触发器 21.1 双稳态触发器 21.1.1 R－S 触发器 22.1.2 主从JK触发器 21.1.4 触发器逻辑功能的转换 21.2 寄存器 21.2.1 数码寄存器 21.2.2 移位寄存器 21.3 计数器 21.3.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 21.3.2 十进制计数器 逻辑功能及外引线排列 22.5 应用举例 用D触发器构成三位二进制异步加法器 ？ ？ 2、若构成减法计数器C又如何连接？ 思考 1、各触发器C应如何连接？ 各D触发器已接成T′触发器，即具有计数功能 C 清零 RD Q D Q Q0 F0 Q D Q Q0 F0 Q D Q Q3 F3 N位异步计数器组成原则: （2）计数脉冲CP接最低位触发器的时钟输入端。 （1）将n个无空翻触发器分别转换成T'触发器； 构成n位异步二进制加法计数器 （3）下降沿：CPi= Qi-1 上升沿：CPi= Qi-1 则构成n位异步二进制减法计数器 若将下降沿：CPi= Qi-1 上升沿：CPi= Qi-1 2. 同步二进制加法计数器 异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。 同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。 同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。 同步计数器组成原则: 根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (C) 二进制加法计数器状态表 从状态表可看出： 最低位触发器F0每来一个脉冲就翻转一次； F1：当Q0=1时，再来一个脉冲则翻转一次； F2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。 触发器翻转条件 J、K端逻辑表达式 J、K端逻辑表达式 F0 每输入一C翻一次 F1 F2 F3 J0 =K0 =1 Q0 =1 J1 =K1 = Q0 Q0 = Q1 = 1 J2 =K2 = Q1 Q0 Q0 = Q1 = Q2 = 1 J3 =K3= Q1 Q1 Q0 J0 =K0 =1 J1 =K1 = Q0 J2 =K2 = Q1 Q0 J3 =K3 = Q2 Q1 Q0 由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路） （加法） （减法） 三位同步二进制加法计数器 计数脉冲同时加到各位触发器上，当每个到 来后触发器状态是否改变要看J、K的状态。 最低位触发器F0每一个脉冲就翻转一次； F1： 当Q0=1时，再来一个脉冲则翻转一次； F2： 当Q0=Q1= 1时，再来一个脉冲则翻转一次。 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 C 1 2 3 4 5 6 7 8 Q0 Q1 Q2 各触发器状态的变换和计数脉冲同步 N位同步计数器组成原则: （2）计数脉冲CP同步接到各触发器的时钟输入端。 将n个无空翻触发器分别转换成T触发器； 构成n位同步二进制加法计数器 （3）T0= 1 Ti= Qi-1Qi-2… Q1Q0 则构成n位同步二进制减法计数器 若T0= 1 Ti= Qi-1Qi-2… Q1Q0 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 解：1. 写出各触发器 J、K端和C端的逻辑表达式 C0= C K0 =1 J0 =Q2 K1 =1 J1 =1 C1= Q0 J2=Q0Q1 K2 =1 C2= C RD Q J K Q Q0 F0 Q J K Q Q1