VHDL课程设计数字秒表.docVIP

基于VHDL语言的数字秒表实现 041020421夏进 1510301班  基于VHDL语言的数字秒表实现 041020421 夏进 1510301班 1 设计方案 1 ?? 系统功能要求 设计一块数字秒表，能够精确反映计时时间，并完成复位、计时功能。秒表计时的最大范围为1小时，精度为0.01秒，并可显示计时时间的分、秒、0.1秒等度量。 ( 1) 具有秒表系统功能要求显示功能, 用6个数码管分别显示分、秒、0.01秒; 计时范围为00: 00： 00~ 59: 59：99。 ( 2) 计时精度是0.01s; ( 3) 具有启/ 停开关, 复位开关。 1. 2 ?? 总体框图 根据系统设计要求, 系统的底层设计主要由六十进制计数器模块、二十四进制计数器模块、分频模块、LED显示模块组成。系统顶层设计图如图所示： 图中左边为三个输入信号en，clk，reset;分为启/ 停开关，时钟信号和复位开关。 主要模块有：模60计数器(count60)，模100计数器(count100)，分频器(clk_div)，复位控制(control)，译码器(yima)，防抖模块(fdou)，状态变换模块(change)。 右边是六个LED显示输出信号。 2 ?? 模块功能设计 由模60计数器模块与模100计数器模块进行计数；实验室仪器可产生标准的1kHz的时钟信号，通过分频器模块产