CRC冗余验编码与解码的FPGA实现.docVIP

郑州轻工业学院 课程设计说明书 题目：CRC冗余校验编码与解码的FPGA实现 姓 名：院 （系）： 电子信息工程学院专业班级：学 号：指导教师：成 绩：时间： 年 月 日至 年 月 日 郑州轻工业学院 课 程 设 计 任 务 书 题 目CRC冗余校验编码与解码的FPGA实现专业、班级学号 姓名主要内容、基本要求、主要参考资料等：利用所学过的通信原理中的纠错码的基础知识，利用硬件编程语言VHDL或者Verilog-HDL实现CRC冗 余校验编码与解码的FPGA的设计。给出完成控制电路所需要的设计模块；给出硬件编程语言的实现，并进 行仿真；给出下载电路的设计，设计为2种下载方法，其中一种必须为JTAG；6个人可选择3组不同的校 验码来进行编解码的设计，同时设计者报告不允许雷同。 参考资料： 1、潘松、黄继业《EDA技术及其应用》（第四版）科学出版社 2009 2、樊昌信 《通信原理》 电子出版社 完 成 期 限：指导教师签名：课程负责人签名：年月日 摘 要 在通信系统中，数据在传输过程中,由于通道传输特性不理想，并且受到干扰或噪声的影响。循环冗余校验(CRC) 是一种最常用的信道编码方法，广泛应用于通信领域以提高数据传输的可靠性。随着半导体技术的迅速发展，在现代数字系统设计中，FPGA和CPLD的使用越来越广泛。与此同时，基于大规模可编程逻辑器件的EDA硬件解决方案也被广泛采用。 本文在上述背景下提出了基于FPGA的CRC并行处理算法。采用VHDL语言实现了CRC码的生成模块和校验模块,并以Altera公司开发的EDA工具QuartusⅡ8.0作为编译、仿真平台进行了仿真，最后将程序下载到CycloneⅢ芯片进行了验证测试。测试结果表明,算法的实验结果与理论分析结果完全相符。论文介绍了CRC的编码、解码算法的工作原理以及FPGA技术、VHDL语言的基本知识，在此基础上详细介绍了在QuartusⅡ8.0中利用VHDL语言实现CRC的过程。 关键词： 通信系统 CRC FPGA VHDL目 录 摘 要 I 1 绪论 1 1.1 课题研究背景和意义 1 1.2 课题研究现状 1 2 CRC的特征和基本工作原理 2 2.1 CRC的特征和码集选择的原则 2 2.2 CRC生成原理 2 2.3 CRC模块结构图 3 3 FPGA和VHDL语言 4 3.1 概述 4 3.2 VHDL语言特点 5 3.2.1 常用硬件描述语言简介 5 3.2.3 VHDL程序的基本结构 6 3.3 Quartus II 简介 6 4 程序实现及结果分析 8 4.1 设计方案论证 8 4.2 生成模块设计 8 4.2.1 设计原理 8 4.2.2 仿真波形 9 4.3 校验模块设计 9 4.3.1 设计原理 9 4.3.2 仿真波形 10 4.4 顶层设计 10 4.4.1 顶层设计原理 10 4.4.2 顶层设计仿真波形 11 参考文献 12 附 录 13 致 谢 16 1 绪论 1.1 课题研究背景和意义 在近年来，随着微电子学和计算机科学的迅速发展，给EDA（电子设计自动化）行业带来了巨大的变化，特别是近代，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA技术能蓬勃发展的关键技术之一就是采用了硬件描述语言（HDL）描述电路系统，这也是计算机应用的一次重大突破，硬件描述语言的出现使电子系统的设计可以像编C语言一样简单易学，从而让我们很容易了解硬件的设计。 在通信系统中，数据在传输过程中,由于通道传输特性不理想,并且受到干扰或噪声的影响, 传输到接收端后可能发生错误判决,并且有时由于受到突发的脉冲干扰, 错码会成串出现。因此为了降低通信线路传输的误码率,提高通信的质量,需要采用高效能的差错控制方法,循环冗余校验CRC (Cyclic Redundancy Check)由于编码简单、检错能力强且误判概率很低,是一种最常用的信道编码方法,广泛应用于移动通信、计算机通信、USB接口、测控等。CRC 算法占用系统资源少, 实现简单、校验能力很强,是进行数据传输差错控制的一种很好的手段。本文讨论了CRC-5 算法的FPGA实现, 并借助EDA 工具和硬件描述语言VHDL 对这种算法进行验证和实现。 1.2 课题研究现状 循环码是具有循环移位特性且能纠错的分组码纠错码的译码是该编码能否得到实际应用的关键所在。译码器往往比编码较难实现，对于纠错能力强的纠错码更复杂。根据不同的纠错或检错目的，循环码译码器可分为用于 纠错目的和用于检错目的的循环码译码器。任何两个相邻的循环码只有一位数字