【哈工程】计算机硬件技术基础10硬基第4章存储(阅读).pptVIP

第3章存储系统 主要内容 微型机存储系统的概念和体系结构 存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器管理技术 高速缓存的一般概念 §3.1 概述 存储系统 存储器的分类及主要技术指标 微型机的存储系统 将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来就构成存储系统。 系统的存储速度接近较快的存储器，容量接近较大的存储器。 微型计算机系统 存储系统的层次结构 由上至下容量越来越大，速度越来越慢，价格越来越低 存储系统的主要技术指标 存储容量（S） 单位容量的平均价格（C）C =（C1×S1+C2×S2）/（S1+S2） 存取周期 T=H·T1+（1-H）T2 访问效率 E=T1/T 存储器的分类 高速缓冲存储器 主存储器 辅助存储器 半导体存储器 由能够表示“0”和“1”、具有记忆功能的一些物理器件组成。 能存放一位二进制数的物理器件称为一个存储元(位)。 若干存储元构成一个存储单元。 半导体存储器 随机存取存储器（RAM） 只读存储器（ROM） FLASH存储器（闪存） 半导体存储器的主要技术指标 存储容量 存取时间和存取周期 存储器带宽—— 单位时间内存储器可读写的字节数 平均故障间隔时间（MTBF）—— 可靠性 功耗 CPU读写存储器的时间必须大于存储芯片的额定存取时间 §3.2 随机存取存储器 主要内容： SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 一、静态存储器SRAM 特点： 存储元由双稳电路构成，存储信息稳定。 典型SRAM芯片 了解： 主要引脚功能 工作时序 与系统的连接使用 SRAM 6264芯片 容量：8K×8 芯片外部引线图 6264芯片与系统的连接 译码电路 将输入的二进制（地址）编码变换为一个特定的输出信号，即：将输入的高位地址信号通过变换，产生一个有效的输出信号，该信号选中某一个存储器芯片，使该存储器芯片进入工作状态。 参与译码的高位地址信号决定了存储器的地址范围。 译码方式 线选法 全地址译码 部分地址译码 线选法 用全部的高位地址线作为各个存储器的片选控制信号 只允许一位有效，保证只选中一个芯片 全地址译码 用全部的高位地址信号作为译码器的输入，低位地址与内存芯片地址相连。 存储器芯片的每一个存储单元都具有唯一的内存地址，即存储单元与地址编号是一对一的关系。 全地址译码例 部分地址译码 用部分高位地址信号（而不是全部）作为译码器的输入 存储器芯片的每一个存储单元具有多个内存地址，即存储单元与地址编号是一对多的关系。 部分地址译码例 A18不参加译码，从而使被选中芯片的每个单元都拥有两个地址。6264的地址范围＝？ 二、动态随机存储器DRAM 特点： 存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。 典型DRAM芯片2164A 2164A：64K×1bit 采用行地址和列地址来确定一个单元； 行列地址分时传送。 共用一组地址信号线 地址信号线的数量仅为同等容量SRAM芯片的一半。 2164A的内部结构 主要引线 RAS：行地址选通信号。用于锁存行地址； CAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存芯片中。 A0-A7：地址线 DIN： 数据输入 DOUT：数据输出三、 CPU与存储器的连接 1．1KB RAM与CPU的连接 （1）计算出所需的芯片数。 （2）构成数据总线所需的位数和系统所需的容量。 （3）控制线，数据线，地址线对应相连。 2．4KB RAM的连接 （1）计算出所需的芯片数 （2）构成数据总线所需的位数和系统所需的容量 （3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。 例题： 1、为某8位微机设计一个12KB容量的存储器，要求EPROM区8KB。从0000H开始，采用2716（2K×8)芯片,RAM区为4KB，从2000H开始。采用2114（1K×4)芯片。 §3.3 只读存储器（ROM） 特点： 可随机读取数据，但不能随机写入； 掉电后信息不丢失 一、EPROM 特点： 可多次编程写入； 掉电后内容不丢失； 内容的擦除需用紫外线擦除器。 典型EPROM芯片2764 8K×8bit芯片，其引脚与SRAM 6264完全兼容； 地址信号：A0 ~ A12 数据信号：D0 ~ D7 输出信号：OE 片选信号：CE 编程脉冲输入：PGM 二、EEPROM 特点： 可在线编程写入； 掉电后内容不丢失； 电可擦除。 典型EEPROM芯片 98C64A： 容量8K×8； 13根地址线（A0 － A12）； 8位数据线（D0 －D7