高速电路PB设计中串扰问题的抑制1.docVIP

高速电路PCB设计中串扰问题的抑制 耿俊 （北京工业职业技术学院，北京100042） 摘 要：传输信号的串扰问题，在高速电路PCB设计中一直是重点考虑的问题。特别是电子产品设计的高速化和小型化，如何抑制传输信号的串扰，使其降低到最低，这是每一位高速电路PCB设计者追求的目标。本文通过对影响传输信号串扰因素的分析，结合多年高速电路PCB设计的经验，对抑制信号串扰的方法做了比较详尽的表述。为高速电路PCB设计人员提供一些经验，在高速电路PCB设计中少走弯路。 关键词：高速；PCB；串扰；影响因素；抑制 The inhibition of crosstalk problems In the design of high-speed circuit PCB Geng Jun (Beijing polytechnic college,Beijing 100042） Abstract:The signal transmission crosstalk problems, in high-speed circuit PCB design has been is the key consideration of problems. Especially the electronic product design of the fast pace and miniaturization, how to suppress the signal transmission of crosstalk, make it down to a minimum, this is every high-speed circuit PCB designer pursuit of the goal. Based on the impact factors of signal transmission link analysis, with many years of experience in high-speed circuit PCB design, to control the signal of the methods of crosstalk compared detailed statement. For high-speed circuit PCB design personnel to provide some experience, in high-speed circuit PCB design less mistakes. Key words:High speed; PCB; Crosstalk; Influencing factors; inhibition 引言 随着电子设计的飞速发展，其高速化和小型化已成为一种趋势。一方面由于PCB电路板尺寸的变小，布线密度大大增加；一方面信号频率变高，边沿变陡。这样，在高频电路PCB电路板的设计中，信号间的串扰问题越来越不可忽视。越来越是高频电路PCB电路板设计中重点考虑的问题。通过对串扰分析中迅速地发现、定位和解决串扰问题。信号线之间的互感和互容是引起串扰的两个重要因素。印制线导线电缆束串扰发生在信号跳变的过程当中信号变化得越快,产生的串扰也就越大。 如图1所示,沿传输线由A到B传播变化的信号,传输线CD上产生耦合信号。当变化的信号恢复到稳定的直流电平时,耦合信号也就不存在了。 串扰可以分为容性耦合串扰和感性耦合串扰。 容性耦合串扰 图2 容性耦合串扰 感性耦合串扰  图3 感性耦合串扰 信号上升时间，对信号的影响很大。随着上升时间的变短，特别是当平行走线长度小于饱和长度时，串扰电压幅度将迅速减小。在现代高速设计中，具有快速边沿速率的器件越来越被广泛使用。 扰PCB设计中，要消除串扰是不可能的，在可以容忍的范围内高速PCB设计的整个过程包括了电路设计、芯片选择、原理图设计、PCB布局布线等步骤,设计时需要在不同的步骤里发现串扰并采取办法来抑制它,以达到减小干扰的目的。 串扰问题可以从以下几个方面考虑：的变换速率变换速率在器件选型的时候，在满足设计规范的同时尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在的串扰危险。 传输线近端或远端终端阻抗与传输线阻抗匹配，可以串扰的幅度 4.2 采用屏蔽措施为高速信号提供包地是解决串扰问题的一个有效途径。，包地增加布线量，有限的布线区域更加拥挤。 地线屏蔽接地点间距一般小于信号变化沿长度的两倍。同时地线也会增大信号的分布电容，使传输线阻抗增大，信号沿变缓。 敏感的内部电路防止外界干扰信号的注入内部噪声电路与其他信号线之间的串扰，特别是对I/O信号线之间的串扰。 层和布线 通过对布线层和布线间距合理设置，