微机接口课后练习答案..docVIP

第1章 80x86微处理器体系结构 1. 微处理器、微型计算机和微型计算机系统三者之间有什么不同？ 2. CPU在内部结构上由哪几部分组成？各部分具备哪些主要功能？ 8086/8088CPU在内部结构上设计为两个独立的功能部件：执行部件EU和总线接口部件BIU。EU负责全部指令的执行，向BIU提供数据和所需访问的内存或I/O端口的地址，并对通用寄存器、标志寄存器和指令操作数进行管理。BIU是CPU同存储器和I/O设备之间的接口部件，负责CPU与存储器和I/O端口传送信息。 3. 8086状态标志和控制标志分别有哪些？程序中如何利用这些标志？ 6位状态标志为： ⑴ 符号标志SF：若运算结果的最高位为1。则SF=1，否则为0。 ⑵ 零标志ZF：若运算结果为零，则ZF=1,否则ZF=0。 ⑶ 奇偶标志PF：若指令的执行结果低8位中1的个数为偶数，则PF=1,否则为0。 ⑷ 进位标志CF：当执行一个加法运算使最高位(字节操作的D7或字操作的D15)产生进位，或执行减法运算使最高位产生借位时，则CF=1,否则CF=0。 ⑸ 辅助进位标志AF：当执行加法运算时，D3位向D4有进位，或作减法运算时，D3位向D4有借位，则AF=1，否则为0。 ⑹ 溢出标志OF：在算术运算中，当补码运算结果超出了带符号数的表达范围，即字节运算的结果超出-128～+127，或者字运算结果超出-32768～+32767时，OF=1,否则为0。 3位控制标志为： ⑴ 方向标志DF：这是处理串操作指令中信息方向的标志。若DF=1，则串操作指令按自动减址操作，即串操作从高地址向低地址方向进行处理；若DF=0，则使串操作指令按自动增量修改地址指针，即串操作从低地址向高地址方向进行处理。 ⑵ 中断允许标志IF：该标志用于对可屏蔽中断进行控制，若IF=0,则CPU拒绝外部INTR中断请求，本标志对内部中断和不可屏蔽中断不起作用。 ⑶ 跟踪标志TF：若设置TF=1，则CPU按单步方式执行指令，以调试程序。 4. 简述8086主要控制信号M/IO，WR，RD，ALE，INTR，INTA ，NMI的意义。 M/IO为高电平时，是存储器周期；M/IO为低电平时，是I/O周期。 WR:写作中在T2～T3周期为低电平 RD:读操作中在T2～T3周期为低电平 ALE:地址锁存允许信号（输出），这是8086CPU在总线周期的第一个时钟周期内发出的正脉冲信号，其下降沿用来把地址/数据总线（AD15～AD0）以及地址/状态总线（A19/S6～A16/S3）中的地址信息锁存入地址锁存器中。 INTR:可屏蔽中断请求信号。在每条指令的最后一个时钟周期，8086CPU将采样该引脚信号，若INTR为高电平， 且8086CPU的IF为1，则8086CPU将执行一个中断响应时序，控制转移到相应的中断服务程序。如果IF=0，则8086不响应该中断请求，继续执行下一条指令。即INTR信号可由软件复位CPU内部的IF位而加以屏蔽。 INTA:为中断响应信号（输出、三态），当8086CPU响应来自INTR引脚的可屏蔽中断请求时，在中断响应周期内，INTA变为低电平。 NMI:不可屏蔽中断请求信号（输入）。 当NMI从低电平变为高电平时，该信号有效，8086CPU在完成当前指令后，转移到不可屏蔽中断服务程序。 5. 中断响应过程中，8086向8259发两个INTA信号，分别起什么作用？ 8086CPU在响应中断时CPU执行两个中断响应周期INTA，在第一个中断响应周期INTA负脉冲作为对中断请求设备的响应；第二个中断响应周期INTA负脉冲，通知中断请求设备把中断类型码送到数据/地址总线的低8位AD7～AD0 6. 根据8086存储器读、写时序图，回答如下问题 （1）地址信号在哪段时间内有效？ （2）读操作与写操作的区别？ （3）存储器读、写时序同I/O读、写时序的区别？ （1）地址信号A0～A19在T1周期有效。 （2）读操作与写操作的主要区别为： ① DT/ 控制信号在读周期中为低电平，在写周期中为高电平。 ② 在读周期中 控制信号在T2～T3周期为低电平（有效电平）， 信 号始终为高电平（无效电平）；在写周期中 控制信号在T2～T3周期为低电平（有效电平）， 信号始终为高电平（无效电平）。 ③ 在读周期中，数据信息一般出现在T2周期以后，双重总线AD0～AD15上 的地址信号有效和数据信息有效之间有一段高阻态，因为AD0～AD15上的 数据必须在存储芯片（或I/O接口电路）的存取时间后才能出现。而在写 周期中数据信息在双重总线上是紧跟在地址总线有效之后立即由CPU送上 两者之间无一段高阻态。 (3）存储器操作同I/O操作的区别是： 7. 简述8086的最小方式和最大方式。 8086微处理器有两种工作