第4章组合逻辑电路..pptVIP

2．卡诺图法 在卡诺图上增加一个多余圈，该多余圈应能够将原来存在的两个相切的必要卡诺圈连接起来，即可消除原存在的险象。 卡诺图上的多余圈在逻辑函数表达式中就是多余项，因此卡诺图法与代数法在实质上是相同的，并且都以增加设备为代价。 如图4.59所示，卡诺圈（4,5,12,13）和（3,7）相切，相切处的两个小方格为m5和m7，用虚线将它们圈起来，形成（5,7）多余圈。这样由图中的四个卡诺圈组成的逻辑函数就没有险象存在了。 图4.59 用卡诺图法消除险象 3．选通法 选通法的原理图如图4.61所示。图中用虚线画出的窄脉冲为左边组合逻辑电路产生的险象脉冲，与它在时间上错开的较宽的脉冲为选通脉冲。选通脉冲同时控制着组合逻辑电路的输出门和右边的时序电路，它对时序电路起同步控制脉冲的作用。 在选通脉冲到来之前，该输入信号线上为低电平，门4被封锁，使险象脉冲不能输出； 在选通脉冲到来之后，该输入信号线上变为高电平，门4开启，组合逻辑电路的正常输出信号才能加到后级时序电路上去。这是采取了在时间上让信号有选择地通过的办法，这里的选通脉冲也叫“时间采样”脉冲。 ? 图4.61 用选通法抑制险象脉冲 第4章 作业 P 92~P93 4.1 4.2 4.3 4.4 4.10 4.11 4.12 4.15 4. 多路选择器（M