第5章_常用时序模块解说.pptVIP

数制转换 第五章 常用时序模块 §5-2 MSI计数器及应用 §5-3 MSI移位寄存器及应用 用74LS161构成从0开始计数的十进制计数器 改变与非门的输入信号 ，可以实现其它进制计数。 利用与非门拾取状态1010 实现十进制计数 （0000到1001） 用74163构成从0开始计数的10进制计数器 （3）利用多片74LS161实现大容量计数 　① 先用级联法 　 计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1×M2）进制计数器。 　 一般集成计数器都设有级联用的输入端和输出端。 　　同步计数器实现的方法： 　　低位的进位信号→高位的保持功能控制端（相当于触发器的T端） 　　有进位时，高位计数功能T ＝1； 　　无进位时，高位保持功能T ＝0。 用两片CT74LS161级联成16×16进制同步加法计数器 低位片 高位片 在计到1111以前，CO1＝0，高位片保持原状态不变 在计到1111时，CO1＝1，高位片在下一个CP加一 ② 再用脉冲反馈法 例：用两片74LS161级联成五十进制计数器 0010 0011 实现从0000 0000到0011 0001的50进制计数器 十进制数50对应的二进制数为0011 0010 二~二百五十六进程程控计数器电路 例如，要构成模M=200的计数器，需要2片74163，预置数 Y = 162 - 200 = 56 =(0011 1000)2即在上图电路中，左侧74163的DCBA接0011，右侧74163的DCBA接1000。 功能表 同步十进制可逆计数器74LS192 逻辑符号 特点： ①双时钟输入CPU 、 CPD，上升沿有效。 ②异步清0端CLR， 高电平有效。 ③异步预置控制端LD ，低电平有效。 ④进位输出CO、借位输出BO分开。使用方法74192有清0和置数功能，因此同样可以使用反馈清0法或反馈预置法来构成任意进制计数器。 1) 反馈清0法构成M进制计数器74192是异步清0， 使用反馈清0法构成加法计数器的方法与7490相同， 即遇M清0。构成减法计数器时，使用0和后面M-1个状态构成计数循环， 遇10-M状态清0。 2) 反馈预置法构成M进制计数器74192构成的两种八进制加法计数器 (a) 使用前面8个状态； (b) 使用后面8个状态 Y = 10k-M-1级联扩展 一百进制可逆计数器电路 计数器的应用 1、分频 2、计时 3、脉冲分配 4、产生周期序列信号 分频 8分频器电路 脉冲分配 8路脉冲分配器电路及工作波形 (a) 电路； (b) 工作波形 产生周期序列信号 7位巴克码产生器电路 设计一个(周期性)巴克码序列1110010产生器。 * §5-2 MSI计数器及应用 §5-3 MSI移位寄存器及应用 §5-4 半导体存储器 本章小结 §5-1 时序逻辑电路概述 　 定义：时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。 　 电路构成：存储电路（主要是触发器，必不可少）组合逻辑电路（可选）。时序逻辑电路的状态是由存储电路来记忆和表示的。 时序逻辑电路的结构框图 §5-1 时序逻辑电路概述 　　按各触发器接受时钟信号的不同分类： 　　同步时序电路：各触发器状态的变化都在同一时钟信号作用下同时发生。异步时序电路：各触发器状态的变化不是同步发生的，可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。 　　本章内容提要： 　　时序逻辑电路基本概念、时序逻辑电路的一般分析方法； 　　异步计数器、同步计数器、寄存器与移位寄存器的基本工作原理；重点介绍几种中规模集成器件及其应用、介绍基于功能块分析中规模时序逻辑电路的方法。 部分常用MSI计数器 异步计数器74LS290/74LS90 同步计数器74LS161/74LS163 同步十进制可逆计数器74LS192 计数器的应用 部分常用集成计数器 1. 74LS290的外引脚图、逻辑符号及逻辑功能 74LS290 2－5－10进制计数器 (a) 外引脚图(b) 逻辑符号 输出 CP输入 异步置数 异步2—5—10进制计数器74LS290/74LS90 74LS290功能表 CP1-Q3Q2Q1 5进制 CP0-Q0 2进制 CP下降沿有效 2．基本工作方式（1）二进制计数：将计数脉冲由CP0输入，由Q0输出 二进制计数器 计数顺序 计数器状态 CP0 Q0 0 0 1 1 2 0 2．基本工作方式（2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出 五进制计数器 计数顺序 计数器状态 CP1 Q3 Q2 Q1 0