惠州学院数电6时序逻辑电路.pptVIP

6.1 概述 6.3 常用时序逻辑电路 6.3 常用时序逻辑电路 6.3 常用时序逻辑电路 6.3 常用时序逻辑电路 异步十进制加法计数器的时序图 和同步计数器相比，异步计数器具有结构简单的优点。但异步计数器也存在两个明显的缺点：一个是工作频率比较低，因为异步计数器的各级触发器是以串行进位方式连接的；第二个是在电路状态译码时存在竞争－冒险现象。 二－五－十进制异步计数器74LS290 F1和F3的CP端从CP1端单独引出。若以CP0为计数脉冲输入端、Q0为输出端，即得到二进制计数器（或二分频器）；若以CP1作为计数脉冲输入端、Q3为输出端，则得到五进制计数器（或五分频器）；若将CP1与Q0相连，同时以CP0为计数脉冲输入端、Q3为输出端，则得到十进制计数器（或十分频器）。 三、任意进制计数器的构成方法： 目前常见的计数器芯片在计数进制上只做成应用较广的几种类型，如十进制、十六进制、7位二进制、12位二进制、14位二进制等。在需要其它任意一种进制的计数器时，只能用已有的计数器产品经外电路的连接方式得到。 假定已有的是N进制计数器，而需要得到M进制计数器。 1．当MN时：应使计数过程中跳跃N－M个状态 两种方法：置零法（复位法）和置数法（置位法）。 置零法如右图所示。电路一进入SM状态就立即被置成S0状态，所以SM状态仅在极短的瞬时出现，在稳定的状态循环中不包括SM状态。置零法适用于有异步置零输入端的计数器。 例：利用同步十进制计数器74160接成同步六进制计数器 采用置零法将74160接成六进制计数器 由于置零信号随着计数器被置零而立即消失,所以置零信号持续时间极短,如果触发器的复位速度有快有慢,则可能动作慢的触发器还未来得及复位置零信号已经消失,导致电路误动作. 克服这个缺点,常采用如右图所示的改进电路。 置数法：适用于有预置数功能的计数器电路。通过给计数器重复置入某个数值的方法跳越N－M状态。 例：利用置数法将74160接成六进制计数器。 为便于扩展逻辑功能和增加使用的灵活性，在定型生产的移位寄存器集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步置零（复位）等功能。如74LS194A是一个4位双向移位寄存器。 双向移位寄存器74LS194A的功能表: 双向移位寄存器74LS194 用两片74LS194A接成8位双向移位寄存器: 74LS194应用举例 P276 例6.3.1 §6.3.2　计数器 用于对时钟脉冲计数，还可用于定时、分频、产生节拍脉冲和脉冲序列、进行数字运算等。 1.按计数器中的触发器是否同时翻转分类，可把计数器分为同步和异步两类。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不同时翻转。 2.按计数过程中计数器中的数字增减分类：　 加法计数器： 减法计数器：做依次递减计数 可逆计数器：计数过程可增可减 随计数脉冲的输入而做依次递增计数 3.按计数器中数字的编码方式分：二进制计数器、二－十进制计数器、循环码计数器等 4.按计数容量分类：有十进制计数器、 十二进制计数器、六十进制计数器等等。 一、同步计数器： 1.同步二进制计数器 a). 同步二进制加法计数器： 同步计数器既可用T触发器构成，也可以用T′触发器构成。 用T触发器构成的同步二进制加法计数器 驱动方程： T0=1 T1=Q0 T2=Q0Q1 T3= Q0Q1Q2 　 Q0n+1 = Q0 Q1n+1 = Q0Q1+ Q0Q1 Q2n+1 = Q0Q1Q2+ Q0Q1Q2 Q3n+1 = Q0Q1Q2Q3 + Q0Q1Q2Q3 电路的状态方程： 电路的输出方程： C = Q0Q1Q2Q3 状态转换表 电路的状态转换图 每输入16个计数脉冲计数器工作一个循环，并在输出端产生一个进位输出信号，所以又把这个电路叫十六进制计数器。 电路的时序图 由时序图上可以看出，若计数输入脉冲的频率为f0，则Q0、 Q1、 Q2、 和Q3端输出脉冲的频率将依次为f0/2、 f0/4、 f0/8、和f0/16。针对计数器的这种分频功能，也把它叫做分频器。 4位同步二进制计数器74161的逻辑图 具有二进制加法计数功能之外,还具有预置数、保持和异步置零等附加功能。LD 为预置数控制端，RD为异步置零端，D0—D3为数据输入端，C为进位输出端，EP和ET为工作状态控制端。 74161的功能表如下: 74LS161的功能和引脚排列和74161相同。 四位二进制同步计数器74LS161 四个主从J-K触发器构成 (1) 逻辑符号 D ? A:高位?低位（预置数） CLK