verilg编写规范.docVIP

Verilog代码编写规范 2007-5-2 23:01:27 发表时间: 541 浏览次数: HYPERLINK /ShowCopyFrom.asp?ChannelID=1SourceName=网络 网络 文章来源: 佚名 作者: Verilog代码编写规范--打印文章 打印本文?? 关闭窗口?? ????? Verilog代码编写规范????? 作者：A0023? 文章来源：本站原创? 点击数108? 更新时间：2007-2-27 21:17:10? 文章录入：admin? ????? 责任编辑：admin ? ?????? ????? 一. 强调Verilog代码编写风格的必要性。????????? 强调Verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。????? 每个代码编写者都有自己的编写习惯，而且都喜欢按照自己的习惯去编写代码。与自己编写风格相近的代码，阅读起来容易接受和理解。相反和自己编写风格差别较大的代码，阅读和接受起来就困难一些。????????? 曾有编程大师总结说，一个优秀的程序员，能维护的代码长度大约在1万行数量级。代码的整洁程度，很大程度上影响着代码的维护难度。????????? ????? 遵循代码编写规范书写的代码，很容易阅读、理解、维护、修改、 HYPERLINK /Soft/List_104.html 跟踪调试、整理文档。相反代码编写风格随意的代码，通常晦涩、凌乱，会给开发者本人的 HYPERLINK /Soft/List_104.html 调试、修改工作带来困难，也会给合作者带来很大麻烦。????????? （实际上英文Coding ????? Style有另一层涵义，更偏重的是，某一个电路，用那一种形式的语言描述，才能将电路描述得更准确，综合以后产生的电路更合理。本文更偏重的是，编写Verilog代码时的书写习惯。） ????? 二. 强调编写规范的宗旨。????? 缩小篇幅????? 提高整洁度????? 便于 HYPERLINK /Soft/List_104.html 跟踪、 HYPERLINK /Soft/List_95.html 分析、 HYPERLINK /Soft/List_104.html 调试????????? 增强可读性，帮助阅读者理解????????? 便于整理文档????????? 便于交流合作 ????? 三. 变量及信号命名规范。????? 1.???? 系统级信号的命名。????? 系统级信号指复位信号，置位信号，时钟信号等需要输送到各个模块的全局信号；系统信号以字符串Sys开头。 ????? 2.???? 低电平有效的信号后一律加下划线和字母n。如：SysRst_n；FifoFull_n； ????? 3.???? 经过锁存器锁存后的信号，后加下划线和字母r，与锁存前的信号区别。如CpuRamRd信号，经锁存后应命名为CpuRamRd_r。????? 低电平有效的信号经过锁存器锁存后，其命名应在_n后加r。如CpuRamRd_n信号，经锁存后应命名为CpuRamRd_nr????? 多级锁存的信号，可多加r以标明。如CpuRamRd信号，经两级触发器锁存后，应命名为CpuRamRd_rr。 ????? 4.??? 模块的命名。????????? ????? 在系统设计阶段应该为每个模块进行命名。命名的方法是，将模块英文名称的各个单词首字母组合起来，形成3到5个字符的缩写。若模块的英文名只有一个单词，可取该单词的前3个字母。各模块的命名以3个字母为宜。例如：????????? Arithmatic Logical Unit模块，命名为ALU。????????? Data Memory Interface模块，命名为DMI。 ????????? Decoder模块，命名为DEC。 ????? 5.??? 模块之间的接口信号的命名。????? 所有变量命名分为两个部分，第一部分表明数据方向，其中数据发出方在前，数据接收方在后，第二部分为数据名称。????? 两部分之间用下划线隔离开。????? 第一部分全部大写，第二部分所有具有明确意义的英文名全部拼写或缩写的第一个字母大写，其余部分小写。????? 举例：CPUMMU_WrReq，下划线左边是第一部分，代表数据方向是从CPU模块发向存储器管理单元模块（MMU）。下划线右边Wr为Write的缩写，Req是Request的缩写。两个缩写的第一个字母都大写，便于理解。整个变量连起来的意思就是CPU发送给MMU的写请求信号。????????????? 模块上下层次间信号的命名也遵循本规定。????????? 若