4硬件描述语言VHDL例析.ppt

4 硬件描述语言VHDL 4.1 概述 4.2 VHDL语言程序的基本结构 4.3 VHDL语言要素 4.4 VHDL语句及基本描述方法 4.5 常用电路描述 4.6 有限状态机 4.1 概述4.1.1 VHDL语言的由来 VHDL语言与Verilog HDL语言 4.1.2 VHDL语言特点 4.1.3 Verilog HDL语言 4.1.4 其它HDL语言 （1）ABEL-HDL （2）AHDL （3）Superlog （4）SystemC 4.1.5 VHDL语言学习注意事项 4.1.6 本节主要内容 4.2 VHDL语言程序的基本结构 引言 4.2.1 实体（Entity） 4.2.2 构造体（ ARCHITECTURE ） 4.2.3 库（LIBRARY） 4.2.4 程序包 4.2.5 配置语句（ CONFIGURATION ） 引言 一个VHDL设计由若干个VHDL文件构成； 每个相对完整的VHDL文件由以下几个部分组成： 实 例： 4.2.1 实体（Entity） 4.2.2 构造体(Architecture) 4.2.3 库（Library） 4.2.4 程序包 4.2.5 配置 4.3 VHDL语言要素 4.3.1 标识符(identifiers) 4.3.2 VHDL语言操作