(2012实训报告.docVIP

EDA习题集 一、单选题 1．在VHDL中，PROCESS结构是由 语句组成的。 A．顺序 B．顺序和并行 C．并行 D．任何 2．进程中的信号赋值语句，其信号更新是_______。 A．按顺序完成 B．在进程的最后完成 C．比变量更快完成 D．都不对 3．VHDL语言是一种结构化设计语言，一个设计实体包括实体与结构体两部分，结构体描述______。 A．器件外部特性 B．器件的综合约束 C．器件的内部功能 D．器件外部特性与内部功能 4．MAX+plus II工具软件具有 等功能。 A．编辑 B．编译 C．编程 D．以上均可 5．执行MAX+plusII的 命令，可以检查设计电路错误。 A．Create default symbol B．Simulator C．Compiler D．Time analyze 6．VHDL语言中信号定义的位置是 。 A．实体中任何位置 B．实体中特定位置 C．结构体中任何位置 D．结构体中特定位置 7．目前基于硬件描述语言HDL的最常用系统设计方法称为 设计法。 A．自底向上 B．自顶向下 C．积木式 D．顶层 8．在VHDL标识符命名规则中，以 开头的标识符是正确的。 A．字母 B．数字 C．字母或数字 D．下划线 9．在EDA工具中，能完成在目标系统器件上布局布线的软件称为 。 A．仿真器 B．综合器 C．适配器 D．下载器 10．在VHDL的IEEE标准库中，预定义的位数据类型BIT有 种逻辑值。 A．2 B．3 C．8 D．9 11．进程中的变量赋值语句，其变量更新是______。 A．按顺序完成 B．在进程的最后完成 C．立即完成 D．都不对 12．在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件为 。 A．仿真器 B．综合器 C．适配器 D．下载器 13．一个能为VHDL综合器接收，并能作为一个独立的设计单元的完整VHDL程序称为 。 A．设计输入 B．设计输出 C．设计实体 D．设计结构 14．STD_LOGIG_1164中定义的高阻态是字符 。 A．X B．x C．z D．Z 15．VHDL的WORK库是用户设计的现行工作库，用于存放 的工程项目。 A．用户自己设计 B．公共程序 C．共享数据 D．图形文件 16．在VHDL中 可以把特定的结构体关联到一个确定的实体，为一个大型系统的设计提供管理和进行工程组织。 A．输入 B．输出 C．综合 D．配置 17．在VHDL中，语句“FOR n IN 0 TO 15 LOOP”定义的循环次数为 次。 A．n B． 0 C．15 D．16 18．在VHDL中，加“+”和减“-”算术运算的操作数据是 数据类型。 A．整型 B．实型 C．整型和实型 D．任意类型 19．在VHDL的CASE语句中，条件句中的“=”不是操作符，它相当于 的作用。 A． IF B． THEN C． AND D． OR 20．下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的______。A．原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计B．原理图输入设计方法一般是一种自底向上的设计方法C．原理图输入设计方法无法对电路进行功能描述D．原理图输入设计方法也可进行层次化设计。 21．MAX+plus II的设计文件不能直接保存在 。 A．硬盘 B．根目录 C．文件夹 D．工程目录 22．执行MAX+plus II的 命令，可以对设计电路进行功能仿真或者时序仿真。 A．Create default symbol B．Simulator C．Compiler D．Time analyzer 23．VHDL的设计实体可以被高层次的系统 ，成为系统的一部分。 A．输入 B．输出 C．仿真 D．调用 24．关键字ARCHITECTURE定义的是 A 。 A． 结构体 B．进程 C． 实体 D．配置 25．变量和信号的描述正确的是