3篇4章习题解答.docVIP

第三篇 第4章习题 ？题3.4.1 优先编码器74HC147的功能表如表题3.4.1 所示，试用74HC147和适当的门构成输入为低有效的～，输出为8421 BCD码的编码器。 表题3.4.1 优先编码器74HC147功能表 输入 输出 H H H H H H H H H H H H H × × × × × × × × L L H H L × × × × × × × L H L H H H × × × × × × L H H H L L L × × × × × L H H H H L L H × × × × L H H H H H L H L × × × L H H H H H H L H H × × L H H H H H H H H L L × × H H H H H H H H H L H L H H H H H H H H H H H L 解： 题3.4.2 用双2线-4线译码器74LS139及最少量的与非门实现下列逻辑函数。(译码器功能表见教材图3.3.4，图3.4.2是简化逻辑图)。 图题3.4.2 解： 把2/4译码器先连接成3/8译码器，然后实现二个逻辑函数，根据二个逻辑函数，连接出电路如图所示： 题3.4.3 试用74LS138型3线-8线译码器设计一个地址译码器，地址译码器的地址范围为00～3F。(可适当加其它逻辑门电路)。 解： 由于地址译码器的范围为00～3F(十六进制数)，实际上是64个地址， 因此，可用地址扩展的方法来实现，把3/8扩展成4/16，再扩展成6/64译 码即可。采用分级译码后连接成的电路如图所示。 题3.4.4 设X和Y分别为2位二进制数，试用最少量的半加器和与门实现Z=XY运算。 解：由于、是二位的二进制数，则，根据直式运 算，则有： 可得每位的输出函数如下， . 电路图为: 题3.4.5 试用一个4位二进制加法器及异或门实现4位二进制减法运算，并要求画出逻辑图。4位二进制加法器的简化逻辑图如图题3.4.5所示 图题 3.4.5 解：该二进制减法应该是被减数大于减数的情况，其它情况不在此例。 将被减数的补码加上减数的补码求得： 在四位二进制加法器的一个加数输入端()输入被减数的补码（正数的补码就是原码），另一个加数输入端()加入四位减数的补码，则就得到减法运算，输出为结果的补码（由于被减数大于减数，则结果就是一个正数）。注意：这里减数的补码是减数的反码加1后得到的。 题3.4.6 试用并行4位加法器连接成将余三码转换成8421BCD代码的转换电路。 解： 解题思路为只要将余三码作为四位加法器的加数输入，把8421码 作结果输出，找出另外一个四位的加数是多大时，才是对应的8421码， 从而求出四位加数的每位函数式，便可画出电路图。 转换电路真值表如下： 四位余三码 加 数 8421BCD码输出 A3 A2 A1 A0 B3 B2 B1 B0 Y3 Y2 Y1 Y0 0 0 1 1 1 1 0 1 0 0 0 0 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 0 1 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 1 1 0 0 0 1 1 0 0 1 1 0 1 1 0 0 1