LPDDR2 SDRAM 电路板设计指南.docxVIP

6.LPDDR2 SDRAM 电路板设计指南11? 2012?EMI_DG_016-1.0本章节 对改善 您系统 的信号 完整性 ，以及 在系统 中成功 实现 LPDDR2 SDRAM 接 口提供 了指南。具有 UniPHY 知 识产权 (IP) 的 LPDDR2 SDRAM 控制器使您能够实现 LPDDR2 SDRAM 与Arria? V 和 Cyclone? V 器件之间的接口连接。本章重点对影响信号 完整性 的以下 几个主 要因素 作了介 绍：■ I/O 标准■ LPD DR2 配置■ 信号 匹配■ 印刷 电路板 (PCB) 布局指 南I/ O 标准fLPDDR2 SDRAM 接口信号使用 HSUL- 12 JED EC I/O 信号标准，具有低功耗和低排放的特性。HS UL-12 JEDEC I/O 标准主要用于点到点的无端接总线拓扑结构。通过使用此标准，在 LPDDR2 SDRAM 实现中 就不再 需要外 部串行 或者并 行匹配 电阻， 并且大 大降低 了端接功 耗，使 可编程 驱动强 度用于 匹配阻 抗。要对您 的接口 选择最 适合的 标准， 请参考 Arria V Device Handbook 中的 Device D atashe et fo r Arri a V De vices 章节，或者 Cyclone V Device Handbook 中的