电子科大微嵌ppt3.pptVIP

将处理器集成到存储器中。 FPGA等可重构芯片实现处理器功能。 如nios 动态可重构通常用于资源较少的情况下。 完成数据传输，数据运算，流程控制指令必备要素。 回顾risc机器的信号流不可以从存储器到运算器，cisc则可以。 操作码指定cpu提供的功能，它在指令中需要占据一定的空间。 缩短指令的方法。 1.减少存储器中的操作数，地址表示需要较长空间。 2.使用隐含地址来指定操作数。如回写地址指定其中一个操作寄存器。 找到操作数的方式称为寻址方式。 五种寻址方式。 存储器映像编址 优点： 地址空间统一，不需要引入专门的线来确定访问类型。不需要专用指令进行端口读写。 独立编址 可以看出CISC结构中，数据可以从任何地方调入运算器。 RISC则只能在寄存器中。 立即数的长度受到限制，不同的体系结构限制不同。 谁来决定最后一个是立即数还是寄存器？ 寄存器的序号数目较少，比较容易区别。 此处，存储器直接寻址的地址宽度也受到限制。 常见的机型中是4k. 间接找到放在存储器中的数据。 指针常见的寻址方式。 RISC中不能直接使用存储器运算，因此必须使用专门的load或store指令来操作存储器。 类似于C语言中的指向指针的指针。 此处Rs2是一个地址，不是寄存器。 查表操作中经常使用，C语言的数组和结构体也是如此实现的。 该表的首地址可以发生变化。 比例尺寻址可用在结构体数组中定位某个元素使用。 一个程序由多条指令组成 一条指令由一系列子周期完成。 每个子周期都是由更短的微操作组成。微操作是处理器最基本的动作。 紫色是取指令子周期 蓝色是执行子周期 橙色是微操作，绿色是回写微操作。 简单回顾模型机的处理过程，与随机逻辑非常相似。 要求指令规则规整。 微码结构最大的不同在于其存储控制信息的PROM 微码可以认为是硬件中的软件。 微码可以将复杂指令放入CPU，减少指令读取次数。但是使得指令较复杂。 硬件设计主要由微操作构成，微操作逻辑相对简单，成熟。新产品开发周期短。 Intel cpu曾出过浮点运算错误的bug，后来通过补丁修正。 开销大主要是微操作的数目多，应付众多指令的需求。如存储器可以作为ALU的输入。 随机逻辑单指令执行的时间短。 微码指令条数要求少，存储器访问少，因此节省访问时间。 可以看出CISC结构中，数据可以从任何地方调入运算器。 RISC则只能在寄存器中。 1s/320ps = 3.12G 1s/(360/3)ps = 8.33G 介绍流水线图的读法。 延迟，单位数据信号从数字电路的一端抵达另一端所经历的时间。 一条指令执行时间。 P83 吞吐量，信道在单位时间内成功传输的总信息量。 指令流水线吞吐量，单位时间内完成的指令数。 A、B、C为组合逻辑，图示为一个任务，在不同时间经过组合逻辑的过程。 I1、I2、I3为不同的指令。 下面看看组合逻辑所用时间不同时系统情况。 流水线各级延迟差异造成不得不损失系统时间。 根源在于同步数字系统需要使用相同的时钟，使得寄存器记录数据不产生混乱。 寄存器本身延迟也是流水线延迟增加的原因。 流水线相互独立程度越高，越不可能出现等待。 流水线三个参数，吞吐率，加速比和效率。 该Tp为单位时间内的指令数。 理想流水线会得到第一个式子。 当n趋于无穷时得到Tpmax. 这里计算的时候没有考虑寄存器引入的延迟，因此是大概的计算。 强调基本定义的理解。 流水线并不一定任何时候都是满负荷。 其设备利用率就是效率。 上式是理想流水线的效率。 ARM（Advanced RISC Machine）显然是RISC机器。 使用了哈弗结构。 EU执行单元， BIU总线接口部件，负责总线的读写。 CISC指令集 每一个处理器中都有独立的译码、执行等部件。 比较以前在外部电路板多处理器方案，延迟大减小，内部总线速度快。 冯诺依曼体系结构中，数据通路根据不同选择而选通，但是执行部件通常只有一个，而且数据计算过程通常只有一个ALU对其处理。 流处理器中，不同部件可能会同时协同处理数据。 微码CPU的结构 在微码结构中，控制单元的输入和输出之间的关系被视为一个存储系统。 时序部件 指令预处理 工作原理 微程序控制 (存储控制) 组成 微码控制器 +微代码 微码CPU的操作-指令译码与执行 控制逻辑对IR中的指令译码，确定对应微码程序地址并写入?PC； ?PC向微码ROM提供 地址，返回的微码写入?IR； ?IR译码后产生相应的控制信号； ?PC地址加1后获取下一条微指令地址，直到完成整个微码程序 * 微码CPU的特点 优点： 可以通过减少取指令次数的方法来降低存储器总访问时间从而提高系统性能； 简化硬件设计，可使其成品机器几乎没有设计上的错误； 建立或改动微代码比建立或改动电