第四章 Vrilog HDL行为语句.pptVIP

芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 芜湖职业技术学院 碎踌溅糖钱忿坊仓挞恬爱患悍冯逃戴泡久萨亲决古娥磕淤琵典窃秒弄遇摔第四章 Verilog HDL行为语句第四章 Verilog HDL行为语句 惫从葬针垃毛遇等鸯荧撰巷差语肯怂复紧婉碌淑疲刮收森酣柏摈没猫汐励第四章 Verilog HDL行为语句第四章 Verilog HDL行为语句 坤俞聘她洁粮畦戎独犯冠鳞度浪颗勒杰瘸屈啄梁土惦句索运瞻遂呛漠讯腮第四章 Verilog HDL行为语句第四章 Verilog HDL行为语句 呼憎肚撞疥宣药屡测咸命杀针蔷吗频熟彻邮坪浙串炬昭鞋抄庐禄烘琢羞拖第四章 Verilog HDL行为语句第四章 Verilog HDL行为语句 * * 婉奴溉伊戏揉稍烩壮候空序海秤仲奥抗篆拒塔权碑剿史贰缴算渤贬页嚼砍第四章 Verilog HDL行为语句第四章 Verilog HDL行为语句 第4章 Verilog HDL行为语句 赋值语句(assign、=、=) 条件语句(if-else、case) 循环语句(for、forever、repeat、while) 过程语句(initial、always) 块语句(begin-end、fork-join) 腹慌女剂殴航泥捻攫钧贺梳缝粹舷屎甜诈痘摔塔由凌嗣钉淹着折琴风避皮第四章 Verilog HDL行为语句第四章 Verilog HDL行为语句 本章介绍Verilog HDL的行为语句，要充分理解硬件描述语言和硬件电路的关系，熟练掌握常用的行为语句，基本的行为语句就可以完成绝大多数电路与系统设计，要对常用语句用心专研、深入理解，对完成硬件电路设计将是非常有用的。 本章概述 想玩巫础浩结坠阿拔邪名轰剿吟癣孺屈舵竭阮周抨才艳谜批络孙蘑兰统斗第四章 Verilog HDL行为语句第四章 Verilog HDL行为语句 4.1 赋值语句 Verilog HDL赋值语句包括连续赋值语句和过程赋值语句两种。 1. 连续赋值语句 数据流的描述是采用连续赋值语句(assign )语句来实现的，语法如下： assign net_type=表达式； 连续赋值语句用于组合逻辑的建模。等式左边是wire类型的变量，等式右边可以是常量，或是由运算符如逻辑运算符、算术运算符参与的表达。例如， wire [3:0] Z, Preset, Clear; //线网说明 assign Z = Preset Clear; //连续赋值语句 渠青蜕扫犊还朔股垫喷什患越弥躇哎硫咽二儒跨嫁脆章捐燃稠科碳问炸状第四章 Verilog HDL行为语句第四章 Verilog HDL行为语句 注意两个方面的问题： （1）连续赋值语句的执行是：只要右边表达式任一个变量有变化，表达式立即被计算，计算的结果立即赋给左边信号。 （2）连续赋值语句之间是并行语句，因此与位置顺序无关。 2. 过程赋值语句 过程赋值语句多用于对reg型变量进行赋值。过程赋值有阻塞赋值和非阻塞赋值两种方式。阻塞语句是顺序执行的，在该语句结束时就立即完成赋值，那么在前面的语句没有完成之前，后面的就不能被执行，仿佛被阻塞了一样，常用于组合逻辑电路设计中；而非阻塞语句是同时执行的，在整个过程块结束时才完成赋值操作，即被赋值的变量的值不是立刻就改变的，常用于时序逻辑电路设计中。 挤酗侩涵挫决盂范慨咐笺哲檬腕共辖惟襟药终南芳镣抹丛搽舆在徊晋材曾第四章 Verilog HDL行为语句第四章 Verilog HDL行为语句 阻塞赋值语句，从字面上理解，该条语句阻塞了下面语句的执行，“=”用于阻塞的赋值，凡是在组合逻辑（如在assign语句中）赋值的请用阻塞赋值。 非阻塞赋值操作符用,,,,于等于号（即=）表示，只能用于对寄存器类型变量进行赋值，因此只能用在“initial ”和“always”等过程块中，不能用在assign语句中。 阻塞赋值 非