第7章数字锁相环(精编).pptVIP

第七章 数字锁相环 §7.1 全数字环概述 二、数字环部件电路与原理 三、数字环的工作速率 §7.2 位同步数字环实例 典型数字锁相环的实现方案 本章小结 《锁相技术》 第7章 数字锁相环 模拟锁相环和全数字锁相环（DPLL）的比较 模拟环 数字环 构成环路 的部件 PD、LF、VCO 模拟电路或部分 是数字电路 DPD、DLF、DCO 都是数字电路或可以用微处理器实现 环路瞬时 相差 是连续变化的模拟信号 是离散的数字信号 输出相位的调整 连续变化 离散调整 数字锁相环是相干数字通信系统中的重要部件，主要应用于数字解调、载波同步、位同步等方面。 一、一般构成与分类 1. 构成 2. 分类 一般按照数字鉴相器的实现方式对数字锁相环分类 FF—DPLL 触发器型数字锁相环 NR—DPLL 奈奎斯特型数字锁相环 ZC—DPLL 过零检测型数字锁相环 LL—DPLL 超前滞后型数字锁相环 1. 数字鉴相器 ①触发器型鉴相器 ◆触发器的输出是 区间内的相位误差。 ◆通过计数器获得两个信号之间相差的数字量。 计数时钟： , 是输入信号的中心频率。 ◆ ； 是 相差区间内的计数值，也称为相位误差在 区间内的状态数。 ◆计数准确度为： ②奈奎斯特速率抽样鉴相器 ◆带通滤波器限制输入信号的带宽为 ◆抽样频率 ◆数字相乘器可用微处理器实现 应用：利用NR—DPLL实现FM解调 ③过零取样鉴相器 ◆取样脉冲是本地参考脉冲经“上跳沿检测电路”获得 ◆每个取样值的大小取决于输入信号正向过零点与本地参考信号上跳沿之间的时间间隔，它反映了两信号的相位误差（有正、负之分），在一个 周期内取样一次。 正向过零检测 双向过零取样鉴相器 ? ◆取样脉冲是本地参考经“上、下跳沿检测电路”获得 ◆在一个 周期内取样两次。 ④超前滞后取样鉴相器 ◆每个超前或滞后脉冲对DCO的调整量是 ◆通过输入信号与本地参考信号之间比相，形成超前或滞后脉冲输出。超前脉冲意味着本地参考信号相位落后， ，故超前脉冲作用将使本地参考信号相位提前；滞后脉冲表示 ，其作用是使本地参考信号相位推后。 ◆序列滤波器消除噪声对环路造成的误动作。 序列滤波器 超前 滞后 2. 数字环路滤波器（DLF） 作用：对噪声和高频分量起抑制作用，并且控制着环路相位较正的速度和精度。（和模拟环路一样） 实现：（一般形式） 要求：数字运算满足环路低通滤波要求；满足实时处理的要求。 3. 数字压控振荡器(DCO) 实现方案一： ◆ 为控制电压，其中 为DLF送来的校正电压， 为固定偏压，即当 时，输出信号周期为 。 ◆信号时钟：频率 ，周期为 。 ◆DCO输出的取样脉冲周期 一个采样周期中对时钟周期的计数值 当 时：无控制 当 时：有控制 相对于 的改变量为 ，相对应的输出相位 的最小改变量为 ，DCO输出的瞬时相位 在 弧度内只能以 或其整数倍离散的变化。 N 模 内的状态数 实现方案二： ◆时钟：频率 ，周期为 。 输出信号频率 ，周期为 。 ◆有推后脉冲时，输入信号比DCO信号相位滞后，控制器扣除一个 的周期，使DCO输出信号滞后。 ◆有提前脉冲时，输入信号比DCO信号相位超前，控制器添加一个 的周期，使DCO输出信号超前。 ◆无控制时 若要设计一个受350MHz时钟控制的DCO， 为得到小于7.5°的环路量化相差，输入信号最高工作频率 应按下式计算： 超前—滞后型数字锁相环实现位同步提取 超前—滞后型数字锁相环基本组成： 输出信号 一、电路组成 超前脉冲 滞后脉冲 极性相反的位同步信号 相互错开的时钟信号 决定添加、扣除脉冲 没有序列滤波器 二、环路位同步原理 1. 无控制时， 信号通过（常开门） 经 次分频后输出位同步信号 。 2. 位同步信号超前时， 输出超