第9章SOPC系统构架(免费阅读).pptVIP

主要内容 NiosⅡ结构 Avalon总线 NiosⅡ编程模型 9.1 NiosⅡ结构 Nios II软核处理器简介 Nios II处理器结构 Nios II处理器结构 Nios II处理器结构 Nios II处理器结构 Nios II的寄存器文件 尽管硬件对寄存器的用法几乎没有规定，但是它们在实际使用过程中还是遵循一些约定俗成的惯例。如果想使用他人的子程序，编译器或操作系统，最好还是遵守这些惯例。 通过下面的通用寄存器一览表来了解Nios II的32个通用寄存器。 Nios II的寄存器文件 Nios II的控制寄存器共有6个，它们的读/写访问只能在超级用户态(Supervisor Model)由专用的控制寄存器读/写指令(rdctl和wrctl)实现。 通过控制寄存器一览表，来了解控制寄存器各位的意义。 存储器及I/O结构 指令/数据主端口—Avalon主端口，通过Avalon交换结构连接到指令/数据存储器； 指令/数据高速缓存—NiosⅡ内核里面的高速缓存； 紧耦合指令/数据存储器端口—与NiosⅡ内核外的快速存储器相连。 存储器及I/O结构 存储器及I/O结构_存储器与外设访问 存储器及I/O结构_指令主端口 存储器及I/O结构_数据主端口 存储器及I/O结构_指令和数据共享的存储器 存储器及I/O结构_高速缓存 存储器及I/O结构_高速缓存 高速缓存改善性能的功效是基于以下前提的： 1．常规存储器位于片外，访问时间比片内存储器要长。 2．循环执行的、最大的，关键性能的指令序列长度小于指令高速缓存。 3．关键性能数据的最大模块小于数据高速缓存。 存储器及I/O结构_高速缓存 存储器及I/O结构 存储器及I/O结构 存储器及I/O结构 存储器及I/O结构 紧耦合存储器与其它通过Avalon交换结构连接的存储器件一样，占据标准的地址空间。它的地址范围在生成系统时确定。 系统在访问指定的代码或数据时，能够使用紧耦合存储器来获得最高性能。 例如，中断频繁的应用能够将异常处理代码放在紧耦合存储器中来降低中断延迟。类似地，计算密集型的数字信号处理（DSP）应用能够将紧耦合存储器指定为数据缓存区，实现最快的数据访问。 存储器及I/O结构_地址映射 存储器和外设访问 存储器和外设访问_寻址方式 存储器和外设访问_高速缓存访问 存储器和外设访问_高速缓存访问 9.2 NiosⅡ的异常处理 Nios II处理器运行模式 Nios II处理器运行模式 Nios II 处理器3种运行模式切换 异常和中断 异常控制器 Nios II体系结构提供一个简单的非向量异常控制器来处理所有类型的异常。 中断控制器 Nios II体系结构支持32个外部硬件中断，即irq0~irq31。每个中断对应一个独立的中断通道。 Nios II的异常处理 Nios II的异常处理 Nios II的异常处理 Nios II的异常处理 Nios II的异常处理 Nios II的异常处理 Nios II的异常处理 Nios II的异常处理 9.3 算术逻辑单元(ALU) 算术逻辑单元(ALU) 复位信号 复位信号 复位信号 通用寄存器(除zero(r0)：总是存放0值)； 控制寄存器(除status(ct10),被置为0x0)； 指令和数据存储器。 Cache(除与复位地址关联的指令Cache); 与CPU相连的各外设，各外设复位后的状态要具体参考各外设的手册； 用户指令逻辑在复位后的状态要参看用户指令逻辑的手册或说明。 9.5 Avalon总线 Avalon总线 需要自己设计外设的用户，就需要了解Avalon接口知识。 NiosⅡ通过Avalon总线与外界进行数据交换。 传统总线结构 传统总线结构中，总线仲裁器控制主机和从机之间的通信。 当总线上有冲突时，总线仲裁器根据固定的仲裁规则分配总线资源给某个主机。 每次只有一个主机能够接入总线，因此会导致带宽瓶颈。 Avalon交换结构 Avalon交换结构能进行多路数据同时处理，提高了系统带宽，消除了带宽瓶颈； Avalon交换结构，每个总线主机均有自己的专用互联，总线主机只需抢占共享从机，而不是总线。 Avalon交换结构 Avalon交换结构是SOPC设计中外设之间通信的主要信道，由各种控制、数据和地址信号以及仲裁逻辑组成，将系统的各外设连接起来。 Avalon交换结构是一种可配置的总线结构，随着用户的不同互连需求而改变；是由SOPC Builder自动生成的。 Avalon交换结构支持不同数据宽度的片内及片外外设，并且这些外设可以工作在不同时钟频率，也可以有多个Avalon接口。 Avalon交换结构图 Avalon外设 一个典型系统包含多个功能模块，这些功能模块在带Avalon接口的系统被称为Avalon外设。