中规模组合逻辑器件一数字电子技术.pptVIP

  • 38
  • 0
  • 约3.57千字
  • 约 22页
  • 2016-12-19 发布于广东
  • 举报

中规模组合逻辑器件一数字电子技术.ppt

数据分配器:根据地址码的要求,将一路数据分配到 多个输出端中的选定通道上去的电路。 Demultiplexer,简称 DMUX Y0 D Y1 Y2 Y3 4 路数据分配器工作示意图 A1 A0 一路输入 多路输出 地址码输入 1 0 Y1 = D D 它的功能和数据选择器相反。 3.数据分配器 “1线-4线”数据分配器 1线-4线数据分配器功能表 1 0 1 0 0 1 X 设X(或D)为输入的数据,输入选择控制信号(地址码)为A1 A0,4个输出端为Y3~Y0。当 A1A0 = 00 时选中输出端Y0,即Y0=X; … 同理, 用带使能端的3线-8线译码器74LS138改作1线-8线数据分配器, 可得数据的原码或反码输出两种选择。 可见, 根据地址码A1、A0的不同组合, 输入X被分配到了相应的输出端。如果X恒为1,则数据分配器电路即为译码器。数据分配器就是带使能端的二进制译码器。 因此,译码器可以改作数据分配器。只要将译码输入A1、A0改作地址输入, 将使能端EN改作数据输入X即可。 将分配通道选择地址码A2A1A0加到译码器输入端A2A1A0,而数据X加到使能控制端S1(S2、S3接地)。则可根据A2~A0取值,在相应的输出端Yi得到数据的反码 X。 当数据加到S2、S3中的一个

文档评论(0)

1亿VIP精品文档

相关文档