可编程逻辑器件应用(quartus).docxVIP

可编程逻辑器件应用实 验 指 导 书电子科学与技术专业组目 录实验一用原理图法设计一个3－8译码器组合电路2实验二用原理图设计方法设计一个触发器22实验三、用VHDL语言设计7段数码管控制接口26实验四、用VHDL语言和原理图设计方法混合设计一个全加器33实验五、用VHDL语言和原理图设计方法混合设计一个简易时钟电路39实验六、用VHDL语言和原理图设计方法混合设计一个计数译码显示电路48实验七用VHDL语言和原理图设计方法混合设计一个点阵控制接口电路59实验八、利用可编程逻辑器件设计一个ROM64实验九、利用可编程逻辑器件设计一个FIFO74实验十、利用可编程逻辑器件设计一个步进电机控制接口电路81实验十一、利用可编程逻辑器件设计一个D/A控制接口电路86实验十二、利用可编程逻辑器件设计一个A/D控制接口电路99实验一用原理图法设计一个3－8译码器组合电路一、实验目的1.通过一个简单的3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。2.掌握组合逻辑电路的静态测试方法。3.初步了解可编程器件设计的全过程。二、实验器材1.台式计算机 1台。 2.可编程逻辑逻辑器件实验软件1套。3.下载电缆一套。4.示波器一台。三、实验说明1．台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。 2．可编程逻辑逻辑器件实验软件向原理图的设计提供平台，并将调试好的原理图下载到可编程逻辑逻辑器件中。3．下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。4．示波器用于观察可编程逻辑器件执行程序时输出信号的变化。四、实验原理说明3线-8线译码器具有将一组三位二进制代码翻译为相对应的输出信号的电路特点。输出信号D7～D0的表达式功能表输入输 出CBAD7D6D5D4D3D2D1D0Y000000000001Y100100000010Y201000000100Y301100001000Y410000010000Y510100100000Y611001000000Y711110000000五、实验内容和步骤1、建立工程（1）软件的启动：打开Quartus II软件,如图1-1所示。图1-1（2）启动File菜单，点击New Project Wizard，如下图1-2所示。图1-2（3）进入向导，选择Next，如图1-3所示。图1-3（4）设置保存路径，以及项目名称，项目名称为decode3_8,如图1-4所示。图1-4（5）点击Next，选择器件类型及型号（实验箱使用的CPLD的是Altera 公司CycloneIII系列EP3C10E144C8型），如图1-5所示。图1-5（6）点击Next，直至Finish。建立好的工程如图1-6所示图1-62、建立文件（1）启动File\New菜单，弹出设计输入选择窗口，如下图1-7所示。或点击图1-8主菜单中的空白图标，进入新建文件状态。图1-7图1-8（2）选择Blockdiagram/Schematic File，单击ok按钮，打开原理图编辑器，进入原理图设计输入电路编辑状态，如下图1-8所示：图1-93、设计的输入（1）放置一个器件在原理图上在原理图的空白处双击鼠标左键，出现窗口如图1-11；也可单击鼠标右键，出现窗口如图1-10，选择“Insert-Symbol as Block”,出现窗口如图1-10，进入器件选择输入窗口。图1-10图：1-11（2）在“Libraries”提示处（光标处）用鼠标双击库文件（在提示窗“primitives”里的各个文件），在提示窗“logic”中双击元件或选中元件按下OK即可将该器件放置到原理图中。（3）如果安放相同元件，只要按住Ctrl键，同时用鼠标拖动该元件复制即可。（4）一个完整的电路包括：输入端口INPUT、电路元器件集合、输出端口OUTPUT。（5）输入输出引脚在在提示窗“primitives”里的pin中添加引脚；（6）下图1-12为3-8译码器元件安放结果。图1-12（7）添加连线到器件的管脚上：把鼠标移到元件引脚附近，则鼠标光标自动由箭头变为十字，按住鼠标右键拖动，即可画出连线。3-8译码器原理图如图1-13所示。图1-134、标记输入/输出端口属性分别双击输入端口的“PIN-NAME”，当变成黑色时，即可输入标记符并回车确认；输出端口标记方法类似。本译码器的三输入断分别标记为：A、B、C；其八输出端分别为：D0、D1、D2、D3、D4、D5、D6、d7。如下图1-14所示。图1-145、保存原理图单击保存按钮图标，对于新建文件，出现类似文件管理器的图框，请选择保存路径、文件名称保存原理图，原理图的扩展名为.bd