电子技术新课件 第6章 组合逻辑电路课件.ppt

第6章 组合逻辑电路 第 1 节 数字电路概述 第 2 节 基本逻辑和逻辑门 第 3 节 逻辑代数 第 4 节 TTL集成门电路 第 5 节 MOS集成门电路 第 6 节 组合逻辑电路的分析和设计 第 7 节 常用集成组合逻辑电路 第 8 节 组合逻辑集成电路使用实际问题 第6章 重点 各种逻辑门(与门、或门、非门、与非门、或非门、与或非门、异或门、传输门、三态门等）的逻辑符号、逻辑表达式和真值表 组合逻辑电路的分析与设计方法 编码器、译码器 TTL电路、MOS电路的特点 从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。 W3 X3 Y3 W3 X2 Y2 W3 X1 Y1 W3 X0 Y0 A 控制信号 四二选一选择器 与数据选择器对应的有数据分配器，考虑它应当是一个什么结构？ 思考题 1、分析逻辑电路的步骤是什么？ 2、设计逻辑电路的步骤是什么？ 习题：P329 6.9.18 6.9.19 6.9.27(1)、(2) 第7节 常用集成组合逻辑电路 编码：用代码表示各种对象或信号的过程。 编码器：具有编码功能的逻辑电路。 二进制编码器：将一系列信号状态编制成二进制代码。N位二进制代码有2n种不同的组合，表示2n个信号。 设计编码器的过程与设计一般的组合逻辑电路相同， 首先要列出状态表，然后写出逻辑表达式并进行化简， 最后画出逻辑图。 一、编码器 8-3译码器逻辑图 编码表 例：八线-三线编码器 设八个输入端为I1?I8，八种状态， 与之对应的输出设为F1、F2、F3， 共三位二进制数。 1、 二进制编码器 2、 二—十进制编码器 用二进制代码表示十进制数。 1 0 0 1 Y9 （9） 1 0 0 0 Y8 （8） 0 1 1 1 Y7 （7） 0 1 1 0 Y6 （6） 0 1 0 1 Y5 （5） 0 1 0 0 Y4 （4） 0 0 1 1 Y3 （3） 0 0 1 0 Y2 （2） 0 0 0 1 Y1 （1） 0 0 0 0 Y0 （0） D C B A 输入（十进制数） 图？ 译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号 二、 译码器和数字显示 译码：将代码翻译成各种对象或信号的过程。 译码器：具有译码功能的逻辑电路。 二进制编码器：将二进制翻译成电路的某种状态。 将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。 2-4线译码器74LS139的内部线路 A1 A0 输入 控制端 输出 74LS139管脚图 一片139种含两个2-4译码器 74LS139的功能表 “—”表示低电平有效。 1、 二进制译码器 2、二—十进显示译码器 二-十进制编码 显示译码器 显示器件 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 显示器件： 常用的是七段显示器件 共阳数码管（0亮） 共阴数码管（1亮） 显示译码器： 1 14 74LS49 B C BI D A e a b c d f g Ucc GND 74LS49的管脚图 消隐控制端 功能表（简表） 输 入 输 出 显 示 D?A BI a?g 1 0 XXXX 0000000 消隐 8421码 译码 显示字型 完整的功能表请参考相应的参考书。 74LS49与七段显示器件的连接： b f a c d e g b f a c d e g BI D C B A +5V +5V 74LS49是集电极开路，必须接上拉电阻 1、输出高电平UOH 典型值为3.5V，产品规范值UOH ?2.4V 2、输出低电平UOL 典型值为0.35V，产品规范值UOL ?0.8V 3、关门电平Uoff 低电平上限值，反映抗正向干扰能力。 Uoff ? 0.8V 4、开门电平Uon 高电平下限值，反映抗负向干扰能力。 Uon ?1.8V 5、扇出系数N 带同类IC的数量，N ?8 ？ 6、平均传输时间 t ui o t uo o tpd1 tpd2 50% 50% tpd?40nS +5V R4 R2 R5 T3 T4 R1 T1 +5V 前级输出为 高电平时 前级 后级 反偏 流出前级 电流IOH（拉电流） 输入输出负载特性 1、前后级之间电流的联系 前级输出为 低电平时 +5V R2 R1 3k T2 R3 T1 T5 b1 c1 R1 T1 +5V 前级 后级 流入前级的电流IOL 约 1.4mA (灌电流) 2、输入端接一电阻R接地 R ui “1”,“0”？ +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 R较小时 uiUT T2不导通，输出高电平。 R ui