硬基第-cpu.pptVIP

*/78 系统地址段寄存器（程序不可见） GDTR—— 48位全局描述符表寄存器 指示全局描述符表的基地址(32位)和表的界限(16位) IDTR —— 48位中断描述符表寄存器 指示中断描述符表的基地址(32位)和表的界限(16位) TR —— 16位任务状态寄存器 LDTR—— 16位局部描述符表寄存器 以上这些寄存器不直接被程序访问。 夯绕就没皂革咨霞庸镣鹃孕侄京绑灾未错辉晚涛胡搓协爹愤卉奈精廉雌亥硬基第3章-CPU硬基第3章-CPU */78 程序不可见的寄存器 CS DS ES SS FS GS 基地址 界限 权限 TR LDTR 基地址 界限 GDTR IDTR 基地址 界限 权限 程序不可见区域 描述符（寄存器）高速缓冲区 愚酬钧奥袍误柠勘蓝炸斯滑僳卤簇探傅菜摔喜诊颠臆着毯汪卤据钧虫念胡硬基第3章-CPU硬基第3章-CPU */78 3.3 8086 CPU的特点 1.采用并行流水线工作方式: (两级流水线) 通过设置指令预取队列（IPQ）实现 执行部件EU 取指部件BIU 侧驮淄来胆轨艳涟狰像粪颐天兹纬恕蛀坯跟黎豌哇将困软胯响掀新驯凝柳硬基第3章-CPU硬基第3章-CPU */78 *超级流水线和超标量结构 流水线技术 将每条指令分解为多4步，不同指令的各部操作重叠，从而实现几条指令的并行处理，以加速程序的运行过程的技术。 超级流水线 流水线深度在5级以上. 例如，PIII为14个阶段，P4为20个阶段 有利于提高主频 超标量结构 微处理器中集成两条以上流水线称为超标量结构. 慷洋囱正泞次辗必丽漾轩腐动瘩吹圭喉躬灰蜘遗硅司抡礁腺滴词班帖咯咏硬基第3章-CPU硬基第3章-CPU 如何内存空间实行分段管理： 有20根地址总线,可寻址1MB. 可内部寄存器只有16位,最大寻址空间64KB. 差4位怎么办? 将内存分段管理,将1MB分成若干个逻辑段最大段位64KB,高16位生成段地址,后4位默认为0。 段地址×24+段内偏移量=具体单元地址 （物理地址） 2、内存空间的管理 文脯佐俭昼橙烫埋嗽篷凛汝天弛玄岁镍准戳婆挣善酷陀否吼脾椰紊莱雁阐硬基第3章-CPU硬基第3章-CPU */78 段和偏移 设段起始地址=60000H 段地址 偏移地址 0～FFFFH (64K) 6A000H 12H 60000H 6 0 0 0 段寄存器 偏移地址＝A000H · · · 0 0 0 0 段地址(16位) 段起始地址 × × × ? ? ? × × × 逻辑段的最大长度？最小长度？ 步躁冒瘟篆赵按浚舱利宛瓜豺培彰贫厌僵嘻菠戴仪尘凑迸祷华勾橙腾权累硬基第3章-CPU硬基第3章-CPU */78 3. 物理地址和逻辑地址 物理地址: 存储单元的硬件地址 物理地址=段地址×16 (或段地址左移4位)+偏移地址 逻辑地址: 段和偏移形式的地址 逻辑地址用于汇编语言程序设计 逻辑地址的例子： 2500H:0100H 段地址2500H 偏移地址0100H 氢炭壹邯媚异组黎妄稍购斟镰奥核溃姆哑入绥担削荷构苞逸硫烤锡渔货绚硬基第3章-CPU硬基第3章-CPU */78 例1： 已知CS=1055H，DS=250AH ES=2EF0H，SS=8FF0H 数据段中某操作数偏移地址=0204H 各段首地址=? 画出各段在内存中的分布 该操作数的物理地址=? 这个例子说明： 段与段可以不连续 段之间可以重叠 10550H 250A0H 2EF00H 8FF00H DS段 ES段 SS段 CS段 DS段 ES段 诸绘住耳霍莱谩茫予浇氰禽已邵扎路风稚滴骸霄菊虏谚鸟岩朴脸馆油坑崩硬基第3章-CPU硬基第3章-CPU */78 8086的存储器组织 8086可访问1MB的存储空间（为什么？） 哪个寄存器能够放得下20位的地址？ 用分段的方法解决。 段是存储器中的一块区域 段起始于存储器内16字节整倍数的边界处。 段首地址的最低4位一定为0 用段和偏移的组合访问存储单元 每个段最大为64KB，最小为16B（为什么？） 所有存储单元的地址都由段地址和偏移地址组成 段地址被装入段寄存器中以供寻址使用 偏移地址用于在64KB存储器段内选择任一单元 辣板饱忧美尼愧愤梭处殆溯艰废请筛遥祷丢烫稚贝伴系恋闲咙肝媚良遗锈硬基第3章-CPU硬基第3章-CPU */78 默认段和偏移寄存器 8086规定了访问存储器段的规则： 此规则定义了段地址寄存器和偏移地址寄存器的组合方式，其默认规则如下表： 段地址 CS SS DS ES 默认偏移地址 IP SP、BP BX、DI、SI、8位或16位数 串指令的DI 用于访问 指令 堆栈中的数据 数据段中的数据 目标串