sopc建cpu最小系统的一些问题.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
10-10-291.Bdf生成的bsf怎么插入到上层bdf中问题叙述:使用bdf生成了bsf,但是没有在symbol框图中出现,所以无法加到上层bdf中,别忘了在name部分可以查找.处理方法:选对了就插好了2 Error: Generation skipped because the system has validation errors问题描述: 刚刚搭完cpu的时候一定要注意的一些问题,锁住flash的地址,自动分配地址,自动分配中断,这些都做完时开始考虑generation,但是还有一个不易察觉但是经常忘记的地方没有配置.这个如果完成,仍然有Generation skipped because the system has validation errors那就检查一下连线等等吧3.引脚导入问题以下是网络资料但是对于方便的导出引脚配置和导入引脚配置具有相当专业,非常实用的方向性指导以下介绍的方法很实用, 但还有许多同学不知道。因此本话题在Quartus 板块和此板块都发表,请广为传播。 FPGA芯片的引脚很多,如果手工分配,工作量很大,且容易出错。应该采用自动分配引脚的方法。以DE2板子为例, 具体做法如下: 1??打开一个已经分配好引脚的DE2工程,应该选择使用引脚比较多的DE2工程, 比如DE2演示光盘上的DE2_Top。 2??点击Assignments 菜单下的Pins 菜单项, 打开引脚分配界面, 点击File菜单下的Export菜单项,打开引脚导出对话框, 选择导出文件类型为Tcl。 3??在一个新的DE2工程, 若要分配引脚, 点击View菜单下Utility Windows 的Tcl Console, 在Quartus 主界面的右下方,出现Tcl Console 4? ?将第二步生成的Tcl文件用记事本打开,选择全部内容复制, 在Quartus的Tcl Console窗口粘贴, 并按回车键结束Tcl 命令。 5? ?点击Assignments 菜单下的Pins 菜单项, 打开引脚分配界面,可以见到已经分配了引脚。在工程中需要使用同样的I/O端口名称 记住tcl文件建好以后不要忘了run一下 此方法可用于各类板卡, 不管是De0, DE1, DE2,DE3, 只要第二步和第三步的工程使用相同的板卡就行4.重名问题Error: Cant name logic function GZF_TEST of instance inst7 -- function has same name as current design file问题描述:Quartus中的文件类型很多,各种名字也是不一而同,重名是很大的忌讳,所以在quartus中建立bsf或者bdf时在能分清各个文件及各自用途的前提下一定不要命名相似或者相同.不能重名的有(部分,多多补充):各个module所在的文件Inset的bsf和他的上层bdf能重名的有(印象中,多多补充):Object 1Object 2文件名Module名Module测试配置的时候注意文件名和module名用哪一个,为了避免出错尽量重名想用的工程名想设为顶层文件的名最后编译综合的时候你的你的工程名一定会变成你的顶层文件的名,所以如果你的工程名起的profect,那么把top文件改的和他一致吧5,第二功能引脚Error: Cant place multiple pins assigned to pin location Pin_AE24 (IOC_X65_Y2_N2) Info: Pin FLASH_D[1] is assigned to pin location Pin_AE24 (IOC_X65_Y2_N2) Info: Pin ~LVDS150p/nCEO~ is assigned to pin location Pin_AE24 (IOC_X65_Y2_N2)问题叙述: project用到了Pin_AE24管脚,但是该管脚时双功能管脚,因此在使用之前一定要注意对其进行相关的配置,即是使其为普通管脚还是第二功能管脚。 处理方法: Assignment?setting?device?device and pin options?dual_purpose pins6.没有project template的问题问题描述:经常有无法新建project的情况出现,目前遇到的问题都是路径的问题quartus对工程要求的灰常の苛刻,凡是有汉字.空格.除下划线以外的符号作为存放工程的路径名他都是不认的,在沉痛抗议quartus鄙视中国汉字将其符号化的同时,请大家尤其注意自己的工程存放的情况.但是如果已确定路径のprofect那么请考虑一下重装,或者解决一下所使用工程的生成软件和目前所使用

文档评论(0)

kjm3232 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档