VerilogHDL与CPLD_FPGA项目开发教程作者聂章龙02单元项目开发项目六课件.pptVIP

2008-10-08 学习目标设计 学习目标设计 教学情境设计 任务一 二进制计数器设计 任务一 二进制计数器设计 任务二 七进制计数器设计 任务三 采用异步置数和同步清零的方法进行七进制计数器设计 项目六 计数器设计 * 可编程逻辑器件开发应用 讲授: 聂章龙 常州信息职业技术学院 【项目六】计数器设计 能够编制程序，使用JK触发器， 实现七进制的同步计数器 能力目标 能够编制程序，使用D触发器，实现二进制计数器 能够编制程序，用同步置数的方法 实现任意进制的计数器 能够编制程序，用异步复位的方法 实现任意进制的计数器 掌握各种同步计数器和异步计数器 知识目标 掌握计数器工作的基本原理 素质目标 培养遵守纪律、团结协作的工作态度 培养学生克服困难、努力学习的决心 通过二进制计数器设计和其他进制计数器设计的实例，介绍一般计数器电路设计的方法和模块实例引用的方法 内容 80 2 计数器的种类 计数器的清零方法 ①编制程序构成二进制计数器 ②编制程序构成七进制计数器 ③编制程序，用异步复位和同步清零的方法实现n进制的计数器。 计数器设计 情境1 时间 学时数 知识要点 技能训练 教学情境 序号 表2.6.1 教学情境设计表 教学任务 子任务一 子任务二 二进制计数器设计 七进制计数器设计 子任务三 采用异步置数和同步清零的方法 进行七