EDA-VerilogHDL试题.docVIP

一、填空题（10分,每小题1分） 用EDA技术进行电子系统设计的目标是最终完成的设计与实现。 可编程器件分为和。 随着EDA技术的不断完善与成熟，的设计方法更多的被应用于Verilog HDL设计当中。 目前国际上较大的PLD器件制造公司有和公司。 完整的条件语句将产生电路，不完整的条件语句将产生电路。 阻塞性赋值符号为，非阻塞性赋值符号为 。 二、选择题 (10分，每小题2分) 大规模可编程器件主要有 FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是。 AFPGA全称为复杂可编程逻辑器件； BFPGA是基于乘积项结构的可编程逻辑器件； C基于SRAM的FPGA器件，在每次上电后必须进行一次配置； D在Altera公司生产的器件中，MAX7000系列属FPGA结构。 基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入 →综合→___ __→ →适配→编程下载→硬件测试。正确的是 。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚 A．③① B．①⑤ C．④⑤ D．④② 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法